在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: fanny_haiyun

[求助] 两块FPGA用跳线连接是能否传输时钟信号

[复制链接]
发表于 2014-7-3 14:47:23 | 显示全部楼层
本帖最后由 kubilago 于 2014-7-3 14:48 编辑

回复 10# fanny_haiyun


   你那塊要clock輸入的FPGA是自己設計的嗎? 如果是, 可以在pin assignment時將輸入腳位配置在GCLK(global clk)的input, 如果是第三方提供的, 不能自己配置腳位的, 那原始配置應該就已經是GCLK了, 因為這是基本的觀念
我覺得你現在應該要處理的是兩塊FPGA板共地的問題, 依經驗這對跳線訊號影響很大
回复 支持 反对

使用道具 举报

发表于 2014-7-3 15:02:44 | 显示全部楼层
回复 10# fanny_haiyun


Which type of the your fpga? Could you describe more detail of you platform?The debug will more effectively.
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-7-3 15:40:21 | 显示全部楼层
回复 12# wh1105


   抱歉没有说明这些信息。两块开发板分别是Xilinx的ml505和ml605。   还有刚才那个链接貌似有问题:http://bbs.eetop.cn/thread-450784-1-1.html
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-7-3 15:44:30 | 显示全部楼层
回复 11# kubilago


   两块板子都不是自己设计的,分别是Xinlinx的ml505和ml605。   板子上的FPGA GCLK IO 应该都是和板子上的晶振等连接好的, 从另一块板子上过来的clk_in是通过跳线连接PIN,PIN在板子上连接着FPGA 的GPIO,所以我不知道该如何让clk_in从FPGA 的GCLK IO口输入进来。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-7-3 16:26:44 | 显示全部楼层
回复 11# kubilago


   首先特别感谢,一直耐心帮我分析问题。   我刚才做了些实验,尝试让两块开发板共地,有了一些发现。
(前提:目前我只有两块开发板,没有办法按照方法1[母版,改变power路径等方式],多余的跳线我也只有2根,我在两块板子之间连接了一根跳线,分别连接两块板子的地)

(1)在没有连接地线之前:
a. en_in会在en_out有效期间出现很多glitch(本应该一直保持低电平)【详见图1,第一行就是en_in信号】
b. en_in也会在其他时候经常出现glitch, 如果每次用en_in为1条件去抓取信号,几乎每次抓到的都是这种不该出现的glitch【详见图2,第二行就是en_in信号】

                               
登录/注册后可看大图


                               
登录/注册后可看大图

(2)在接了地线之后:
(1)中的a和b情况明显好转了很多,几乎每次以en_in为1条件去抓取信号时,都可以抓到我想要的en_in(理想情况是一段时间的持续高电平),但是又出现了新的问题,就是常常在这段高电平期间却出现了很多低电平glitch(着在没有接地线的时候几乎是没有的)【详见图3,第4行标黄的信号就是en_in】

                               
登录/注册后可看大图

感觉接了地线后,情况有明显变化,但是新出现的问题反而会导致我对信号的处理出现错误,不知道是否是共地做的不够彻底的原因。

PS :我之前在另一个帖子中也对情况有些说明,您可以参考一下(http://bbs.eetop.cn/thread-450784-1-1.html
图1.png
图2.png
图3.png
回复 支持 反对

使用道具 举报

发表于 2014-7-3 16:40:33 | 显示全部楼层
clock skew 會很難處理, 可能會發生 latch 不到資料的 case, 不建議如此.
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-7-3 17:55:07 | 显示全部楼层
回复 16# Holtek12


   是否本身用跳线在两块开发板上传递时钟信号这种行为本身就不可取。
   这种通过跳线连接PIN输入给开发板的clk_in是否没有办法通过全局时钟网络进行处理?
回复 支持 反对

使用道具 举报

发表于 2014-7-3 18:03:27 | 显示全部楼层
本帖最后由 wh1105 于 2014-7-3 18:05 编辑

回复 8# fanny_haiyun


  1. Used the transceiver reference clock differential port to connect two fpga board.            If the vertix-5 transceiver has the reference clock port that may be try it.

  2. Modify your design by the asynchronous method to do it.
      You can treat as fpga1 and fpga2 are two different clock domain.
      So you can used the async method to do it. You just guaranty the fpga2 can latch correctly.
      You may be used the IOB to attach the flip-flop on the IO pad. and fpga2 the first stage
      flip-flop same as the fpga1 output port used the IOB to do it.
回复 支持 反对

使用道具 举报

发表于 2014-7-3 19:10:14 | 显示全部楼层
如果用示波器戳出来不是方波,就需要解决阻抗匹配方面的问题。可尝试通过源端串电阻或终端并电阻解决。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-7-15 14:14:39 | 显示全部楼层
回复 18# wh1105


   最近比较忙,一直没有更新帖子,之前的问题都已近解决了。   (1)首先是两块FPGA之间要共地,这是必须的,刚开始我没有注意到。
   (2)其次,造成glitch的最主要原因是因为两块板子用的不一样,连接的两块板子的PIN脚电压没有匹配,一边是3.3V,一边是2.5V,后来将电压匹配之后就好了。
   (3)除此之外,仍然会很偶尔的产生一些小的glitch,后来换了更短一些的跳线来传递信号,所有问题都解决了。

   因为我们设计的限制,必须要使用跳线来传递时钟,没有办法用全局时钟资源对时钟进行优化,但是100M的频率本身进行传递并不会产生我之前所认为的那些干扰,主要问题还是出在了自己身上。
   非常感谢一直帮忙,反馈下我的结果与您分享。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 23:23 , Processed in 0.020223 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表