|
发表于 2014-7-3 14:47:23
|
显示全部楼层
本帖最后由 kubilago 于 2014-7-3 14:48 编辑
回复 10# fanny_haiyun
你那塊要clock輸入的FPGA是自己設計的嗎? 如果是, 可以在pin assignment時將輸入腳位配置在GCLK(global clk)的input, 如果是第三方提供的, 不能自己配置腳位的, 那原始配置應該就已經是GCLK了, 因為這是基本的觀念
我覺得你現在應該要處理的是兩塊FPGA板共地的問題, 依經驗這對跳線訊號影響很大 |
|