讨论下latch的time borrowing？

archillios

有用，马克！

zzjseu

回复 18# haier822


   我看到相关资料里提到max time borrow 是半个时钟周期+clock_latency_difference-setup。请问为什么要加上clock_latency_difference？latency不是已经实际计算在latch上的D pin 和EN pin上了吗？

achen1

回复 5# abnerliu

用来timing borrow（fix setup viol）时， latch是高电平触发的
用来fix big hold时 , latch是低电平触发的。
两者场景不同。


http://vlsi-soc.blogspot.com/2013/01/lock-up-latch-implication-on-timing.html#!/2013/01/lock-up-latch-implication-on-timing.html
http://ohotspot.blogspot.com/2012/09/time-borrowing-and-time-stealing.html?view=classic#!/2012/09/time-borrowing-and-time-stealing.html

achen1

回复 22# zzjseu

可以参考这篇文字
http://www.eetimes.com/document.asp?doc_id=1278980
不过要注意，里面的图关于register1 launch edge应该标注为latch2 的capture edge

achen1

回复 24# achen1

再给大家推荐一篇文章。
http://vlsi-soc.blogspot.com/2013/01/lock-up-latch-implication-on-timing.html#!/2013/01/lock-up-latch-implication-on-timing.html

http://tech.tdzire.com/latch-setup-and-hold-timing-checks-basics/

yhm_liang

好贴要顶啊

zhouweiscut

http://www.eetimes.com/document.asp?doc_id=1278980
这篇文章分析的挺细的

wangcaibaobao9

学习了

lulanlanily

想问一下，clock gating中的latch 是不是不能进行timing borrowing?