仿真一个锁相环的工艺角时，在ss情况下Vctrl会出现振荡情况

xuelou · 发表于 2014-2-21 15:40:46

您需要登录才可以下载或查看，没有账号？注册

x

如题，在ss情况下，Vctrl会出现振荡情况，但是其他情况下仿真结果正常，想咨询一下这个大概是由于什么原因引起的？？

rong00i8 · 发表于 2014-2-22 09:47:19

架构简单介绍下

xuelou · 发表于 2014-2-22 14:16:37

回复 2# rong00i8

QQ图片20140222141736.jpg

就是这个结构，其他工艺角都正常，但是ss/ss_res/ss_mim情况下会出现振荡，也就是说环路出现稳定性的问题了？还有不知道AFC这个小环路对整个电路的稳定性有没有影响？求大牛解答。

jamesccp · 发表于 2014-2-22 20:58:22

AFC也是反馈控制的一部分，当然会有影响。
楼主可以计算在振荡时，控制电路的输出值对应的 Kvco ，然后再验证phase margin

xuelou · 发表于 2014-2-24 15:11:42

回复 4# jamesccp

我觉得也有影响，但是不太会计算相位裕度（是仿真还是要手算呢），其实在仿真的时候Vctrl处还有一个大电容的，就是为了调节相位裕度，但是电容加很大以后结果还是振荡，不知道是不是我方法有问题？求解答。。。

jamesccp · 发表于 2014-2-24 17:40:23

xuelou · 发表于 2014-2-24 19:58:37

回复 6# jamesccp

软件看到了，对于pll是挺方便的，但是这个是FLL，而且环路里有一个小环路AFC，所以估计情况不太一样呢，不能直接应用吧？

自学成菜 · 发表于 2014-2-24 22:53:54

回复 6# jamesccp

用这个软件仿真phasenoise时，VCO噪声的.phn文件哪里来？

rong00i8 · 发表于 2014-2-25 10:12:32

回复 3# xuelou

减幅震荡也是正常的，相位裕度余量足够就行。AFC工作在大信号状态，loop小信号工作应该设计成AFC工作以外。
可否上传vtune和正负vref的瞬态波形

xuelou · 发表于 2014-2-25 21:38:25

回复 9# rong00i8

关键吧，不是减幅振荡，就是一直以某种固定频率振荡的。AFC大信号工作的话，是不是就不影响整个电路的稳定性了？？？出现图中这种情况也不知道什么原因。。。
QQ图片20140225213841.jpg

[求助] 仿真一个锁相环的工艺角时，在ss情况下Vctrl会出现振荡情况