关于poly掺杂的问题

ygyg100

请教foundry的大大们2个问题：1、在普通不带silicide的CMOS工艺中，源和漏的注入（N+和P+）是在做完gate poly后，利用自对准原理做的，我想知道的是，这时候的N+和P+对poly的掺杂浓度有没有影响（poly淀积的时候已经掺杂了），有影响的话影响有多大？如果最后poly的方块电阻是20 ohm，那么N+或P+在其中贡献了多少？
2、为什么在有的CMOS工艺中，poly必须要做N+和P+注入（不是淀积时候的掺杂）？而有的可以不用再做？

wys093

回复 1# ygyg100


   

教foundry的大大们2个问题：1、在普通不带silicide的CMOS工艺中，源和漏的注入（N+和P+）是在做完gate poly后，利用自对准原理做的，我想知道的是，这时候的N+和P+对poly的掺杂浓度有没有影响（poly淀积的时候已经掺杂了），有影响的话影响有多大？如果最后poly的方块电阻是20 ohm，那么N+或P+在其中贡献了多少？ 2、为什么在有的CMOS工艺中，poly必须要做N+和P+注入（不是淀积时候的掺杂）？而有的可以不用再做？

第一个问题：影响肯定是有的，具体贡献不清楚。
第二个问题：poly在不掺杂的情况下是不导电的。多晶硅自对准工艺其实就是一箭双雕的事情，既做了源漏，又对多晶硅进行掺杂。有的foundry选择淀积掺杂后的多晶硅，有的则选择先淀积多晶硅再掺杂，其实应该是由他们实验或者工艺本身决定的。如果担心poly二次掺杂会对阈值电压Vt产生影响，那么foundry应该会在沟道阈值调整注入这一道工艺有所考虑了。
我不是foundry的，上面的都只是猜测，仅供参考，希望对你有帮助。