流水线ADC设计失败，请教！

emma1987 · 发表于 2013-11-21 21:31:39

本帖最后由 emma1987 于 2013-11-22 20:48 编辑

回复 30# emma1987
图2
3 - 副本.png

emma1987 · 发表于 2013-11-21 21:37:11

本帖最后由 emma1987 于 2013-11-22 20:49 编辑

回复 31# emma1987
图3
4 - 副本.png

emma1987 · 发表于 2013-11-21 21:42:01

本帖最后由 emma1987 于 2013-11-22 20:52 编辑

回复 32# emma1987
图4
5 - 副本.png

emma1987 · 发表于 2013-11-21 21:45:34

本帖最后由 emma1987 于 2013-11-22 20:53 编辑

回复 33# emma1987

图5
6 - 副本.png

tmdyumf · 发表于 2013-11-22 13:57:26

fs低频功能正确，比较器的random offset估计还可以接受；

验证速度问题，就在仿真阶段把fs拉的更高，检查问题。

建议你重新作一个前仿和后仿，fs从30MHz，40MHz，50MHz，看看有没有什么发现。

fuyibin · 发表于 2013-11-22 14:05:06

贴的图片都是bmp，一张十几MB
真是细节决定成败啊...

emma1987 · 发表于 2013-11-22 20:34:53

回复 35# tmdyumf

好的，回去仿真验证一下，多谢啦！

emma1987 · 发表于 2013-11-22 20:38:11

回复 36# fuyibin
第一次上传照片。。。下次记得改小

不过您说细节决定成败是说这个电路吗？
牛人前辈给提供些debug的思路吧，多谢多谢呀！

emma1987 · 发表于 2013-11-22 20:54:45

回复 36# fuyibin

图片都已经改小啦，多谢提醒^^

emma1987 · 发表于 2013-11-25 21:41:26

不要沉得太快呀，自己顶一下吧~
求助各位大神~~

[求助] 流水线ADC设计失败，请教！