流水线ADC设计失败，请教！

cyyss

回复  emma1987


   单说bubble killer，主要是应对于高分辨率单级电路的比较器温度计码输出给出亚稳态 ...
tsmc40 发表于 2013-11-12 00:22

                               
登录/注册后可看大图

就仿佛，比较器给mdac的结果是正确的，mdac也给出了对的余差和传输曲线，但是比较器送给输出的某一位（或几位）数字码却是错的，让那一位的权重没有体现出来。
   应该比较接近真相了，一般仿真不会发现，但是后仿真以及极限corner会出现。

tsmc40

回复 21# cyyss


   肯定要后仿，r+c+cc

zhouran011

都是牛人 好好学习借鉴下

emma1987

回复 19# tsmc40
   多谢多谢，回去查一下dff！^^
   但还想请教一个问题，如果是dff有问题，为什么从测试结果上只能看到第一级对应的数字码部分由错误，而其它级对应的位置没有这个现象呢？最近思路有些混乱呀，麻烦啦~

tsmc40

回复 24# emma1987


  你现在已经确定出是第一级的权重丢失了么？说明已经非常接近bug了，现在只要好好看电路便是。
我也仅仅猜测是dff，都要重新看仿真结果；你说得问题，举个例子，dff的setup时间刚刚满足，会不会因为芯片制造或是温度变化造成部分区域进入了较差的corner，然后setup就不满足了？当然了，到底是什么样子，我也不知道，所以必须要仔细仿真，看看能不能在仿真结果上重现测试中的现象。

emma1987

回复 25# tsmc40

嗯，通过测试已经可以确定是第一级输出出现了问题。还是想请教一下您，现在比较器阵列部分整体后仿总是不收敛，想在前仿中可不可以人为注入一下bubble这种现象，看看仿真结果是不是和测试一样呢？多谢多谢！：）

tsmc40

回复 26# emma1987


   这个在matlab里更好做吧，用得到的数字码做处理就行了，virtuoso里可能montecarlo也仿不出来。但是这样的问题是，仍然不能100%确定是那的问题。

tsmc40

回复 26# emma1987


   刚才又想了下，应该不是出了亚稳态，因为mdac的结果是对的，亚稳态是在比较器出结果的时候已经有了的。所以你还是查查后面的数字电路吧。

emma1987

回复 28# tsmc40
   debug依旧无发现，又来请教前辈啦！
   鉴于之前可能描述不够清楚，这里特意截了测试波形图，应该更直观啦。
图1  频率较低，芯片正常工作（逻辑分析仪内部时钟采样，请忽略那些毛刺，芯片自己时钟采没有那些毛刺，也请忽略不标准的正弦，仪器受限）
      
图2 频率升高，开始出现转换 错误
      
图3  再高一点。。。。
      
图4  再高一点
      
图5  不能再高了。。。
      

情况呢就是这么个情况，还请各位牛人提点一下，不胜感激！

emma1987

回复 29# emma1987

图1