在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lizy369

[求助] 我的基准电压源为什么电压特性这么差?跪求大侠指点!!

[复制链接]
发表于 2013-11-15 12:15:45 | 显示全部楼层
回复 20# lizy369


    极低。你有没有仿过2V和3V时运放的增益的差别?还有我说了你的M5接法不对。纯属胡搞。
发表于 2013-11-15 17:19:50 | 显示全部楼层
回复 20# lizy369

我的想法和199619919是一样的。你可以尝试给M12,M13,M21的栅再做一个偏置电压,refer to vdd, 看是否有改善
发表于 2013-11-16 20:07:16 | 显示全部楼层
我想21楼说的是M6的接法不对吧。的确本来两级的运放一下变成一级的了。增益上不去,PSRR也不会好。
至于大家诟病的那个cascode二极管接法,我倒觉得没大问题,本来这一路就不会有增益,挡不住supply viaration,环路就是干这事的呀,挡不住就通过调整栅压拉回来呀。
楼主好好看看环路增益吧,感觉50dB有点低,特别是电压变化这么大的情况下。
 楼主| 发表于 2013-11-18 09:26:54 | 显示全部楼层
回复 21# hszgl


   谢谢提醒,能不能说具体点,我改一改。。。
发表于 2013-11-18 09:33:15 | 显示全部楼层
回复 23# ___rise


    是m6.图片不清楚,我看错了。
    这个管子弄成二极管接法,输出受vdd影响非常严重,而且增益极低。同时还限制了输出点的摆幅,最大变成Vdd-Vth而不是Vdd-Von。我估计,当vdd从3V下降到2V,ea的增益下降了很多,所以不能handle输入端的offset,所以基准会变化。
 楼主| 发表于 2013-11-18 09:54:13 | 显示全部楼层
回复 25# hszgl


   嗯,你说的真对!确实是你说的那样,要改善这个,有没有好的建议?
发表于 2013-11-18 16:09:22 | 显示全部楼层
说句题外话,smic的28nm当真能用?我记得他家65n就已经把不少人坑惨了
发表于 2013-11-18 19:10:08 | 显示全部楼层
回复 26# lizy369


    做个独立的偏置源吧。
 楼主| 发表于 2013-11-19 09:43:51 | 显示全部楼层
回复 27# tsmc40


   我是学生,实验室给什么就用什么了,反正是仿真。。。
 楼主| 发表于 2013-11-19 17:12:08 | 显示全部楼层
回复 28# hszgl


   谢谢,我看很多人在说运放offset的问题,仿真的时候不是假设器件是理想的吗?要考虑offset吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-11 21:27 , Processed in 0.021050 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表