12b 500M adc研发中，欢迎留下你的宝贵意见，一起讨论

hszgl · 发表于 2013-10-16 17:56:27

楼主很久不更新进展了。。。

adccoltd · 发表于 2013-11-18 22:00:52

本帖最后由 adccoltd 于 2013-11-18 23:41 编辑

又有了一点点闲工夫来做这个东西，但内容有所变化，改成了65n，并且计划改做14b250M的，就当玩吧，希望不要引起太多大炮关注，权当记录，当然讨论问题或者来技术方面挑毛病的鼓掌欢迎，welcome

做14b，看了一些前辈的数据，在250M fs下sndr做到80+db的几乎没有，所以电容的取值不按照理想14b的来取，以tran+noise仿真为准，使得噪声与谐波同时成为瓶颈则认为取值合理

同时纠正之前仿真结果的一个错误，之前的仿真看得出谐波比噪声大很多，谐波是瓶颈，而且那时的电容取值也很小，我也奇怪怎么出现这样的结果，但还是信他了，后来更换了几个mmsim版本发现，mmsim10版本的可能由于破解问题仿真trannoise的结果比其他版本都小很多，导致得出过分乐观的结果，目前已换12版本

第一级开始搭建，继续shaless，有了上一次的经历，运放改为p管输入的折叠式，用功耗换取噪声和增益，抑制噪声和非线性，烧掉了10m电流，仿真得出第一级输出有50db sndr，感觉增大电容改善噪声的功耗代价太大，计划增加第一级的分辨率，暂定为20个台阶，这样enob有希望做到8b+4.x，能做到12b就人品爆发了

tuzhuke · 发表于 2013-11-18 23:19:08

顶楼主一下

lonerinuestc · 发表于 2013-11-19 09:02:45

又有了一点点闲工夫来做这个东西，但内容有所变化，改成了65n，并且计划改做14b250M的，就当玩吧，希望不要 ...
adccoltd 发表于 2013-11-18 22:00

登录/注册后可看大图

65nm增益能做上去么？TSMC还是SMIC？一般来说14bit ADC做到73dB SNR就可以了

xiaowanzi88 · 发表于 2013-11-19 09:52:26

回复 82# adccoltd

我推荐你考虑使用0.18um SiGe BICMOS工艺来设计此类产品，TowerJazz有类似工艺。
提高速度未必总是往深亚微米工艺考虑，线宽越小精度未必高。

adccoltd · 发表于 2013-11-19 10:28:52

回复 84# lonerinuestc

谢谢，增益仿到45db，抑制非线性足够了，头疼的是噪声，1mv大小的噪声，运放建立再好都没意义。
刚刚有一个新的想法期望能与你探讨，为了尽可能做大sfdr，而且目前算法对非线性无校正效果，我感觉可以对第一级的输出在数字域人为加入一个固定的高次项，虽然系数不可能很准，但可以通过仿真估算一个保守的系数，相信会比不加好一些，这个思路可行吗？

adccoltd · 发表于 2013-11-19 10:32:41

回复 85# xiaowanzi88

你好，谢谢讨论，现在还没有那些工艺可以用，从前辈的工作来看，cmos也并非不可以，请参考iqanalog的ip list。其实我想这两种工艺只是对应着不同的应用，单片应用和soc应用

hszgl · 发表于 2013-11-19 12:14:40

mark
继续观摩

lonerinuestc · 发表于 2013-11-19 12:18:21

回复 lonerinuestc

谢谢，增益仿到45db，抑制非线性足够了，头疼的是噪声，1mv大小的噪声，运放建 ...
adccoltd 发表于 2013-11-19 10:28

登录/注册后可看大图

可行肯定可行，但是肯定不够robust，所以PVT飘了之后SFDR没法保证，写paper没问题，但产品绝无可能。

adccoltd · 发表于 2013-11-19 14:35:18

回复 89# lonerinuestc

哦，我不这样认为，加是锦上添花，可能增加几个db sfdr，不会有负面影响，理论上不加也有90+，只是理论上

[原创] 12b 500M adc研发中，欢迎留下你的宝贵意见，一起讨论

站长推荐 /2