在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2577|回复: 6

[求助] 大家来看看

[复制链接]
发表于 2013-10-7 20:57:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在CTS之前,对一条path做timing分析的时候,对于一个寄存器D端的setup hold,工具是如何查表的啊,我看.lib中setup hold是关于D端输入transition和clock的transition来得到的。可是此时的clock是ideal的,显然超出了查表的范围了,我猜想是不是工具取的表中clock transition最小的值来算出来的啊,请大虾指明
发表于 2013-10-8 09:34:31 | 显示全部楼层
“可是此时的clock是ideal的,显然超出了查表的范围”?
 楼主| 发表于 2013-10-8 10:20:02 | 显示全部楼层
回复 2# zero_0


   clock是ideal,此时的transition怎么取值呢,因为表中的clock的transitions是从一个值逐渐变大的
 楼主| 发表于 2013-10-8 20:56:33 | 显示全部楼层
大虾没人留点什么吗
发表于 2013-10-9 08:45:58 | 显示全部楼层
你理解的ideal clock是什么呢?
 楼主| 发表于 2013-10-9 22:29:41 | 显示全部楼层
回复 5# pengmingguo

就是network为0,驱动无穷大吧
发表于 2013-10-18 00:57:13 | 显示全部楼层
clock path歸clock path
data path歸data path
不要混為一談
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-4 08:03 , Processed in 0.024643 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表