在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6560|回复: 13

[求助] bandgap的Hspice DC仿真不收敛

[复制链接]
发表于 2013-9-6 22:30:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在做1v-bandgap,遇到了DC仿真不收敛的问题,在仿真line regulation的时候,对于不同的电源电压扫描范围,得到的各个corner下的输出Vref都不相同(波形不连续,甚至出现了负电压),不知道有没有大侠遇到过这一类的问题,请赐教。
发表于 2013-9-9 13:19:09 | 显示全部楼层
说明有多个简并点,不同电压范围包括不同简并点,因此会得到不同的结果。
给电路加初始电压,启动电路,还有问题的话,减小DC的step
发表于 2013-9-9 13:57:33 | 显示全部楼层
先好好仔细检查自己的电路。衬底什么的接错了很容易DC不收敛。有条件跑个spectre对比一下。或者用缓慢上升的电源跑个时序。
发表于 2013-9-9 15:51:19 | 显示全部楼层
查找.lis文件中有无converge单词,一般出现负压会是仿真不收敛导致的,尤其是跑DC仿真时。
可以在.option中加入dcon=1或者是converge=1来提高收敛性,
dcon和converge参数可以在手册中查到
发表于 2013-9-10 17:04:17 | 显示全部楼层
加启动电路了没有,没有的话DC仿真很容易出问题。
 楼主| 发表于 2013-11-13 22:38:24 | 显示全部楼层
回复 2# kwankwaner
是没加启动电路的原因,已经解决了,谢了
 楼主| 发表于 2013-11-13 22:39:29 | 显示全部楼层
回复 3# hszgl
电路倒是没什么问题,主要还是启动电路没有加进去一起仿得原因
 楼主| 发表于 2013-11-13 22:41:12 | 显示全部楼层
回复 4# silverpuma
试过了很多帮助收敛的方法,甚至.ic和.nodeset都试过了,有帮助,但是还是得靠启动电路从根本上解决这个问题
 楼主| 发表于 2013-11-13 22:42:43 | 显示全部楼层
回复 5# pocket112

是的,确实是启动电路的问题,已经解决
发表于 2013-11-13 22:51:51 | 显示全部楼层
解决就好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:31 , Processed in 0.110811 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表