关于FPGA上升沿采样的问题

micy1919 · 发表于 2013-8-7 09:15:28

您需要登录才可以下载或查看，没有账号？注册

x

信号为40K的编码信号进过100K滤波器后还加了100mV的噪声，现在我通过上升沿检测来计算它的频率，但是现在的问题是FPGA检测时候，会连续检测多个上升沿，现在怎么办？求指导

yadog · 发表于 2013-8-7 10:33:20

建议：
1、改进电路及滤波算法？
2、改为上升沿+高电平持续时间检测方式？

micy1919 · 发表于 2013-8-7 16:29:29

回复 2# yadog

我用了FIR的IP核进行处理，用逻辑分析仪看了下 FIR处理前的波形比处理前还差信号10K，采样率2.5M FIR的截止为200K

[求助] 关于FPGA上升沿采样的问题