在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: happyvega

[求助] 求问sigma delta ADC的频谱分析

[复制链接]
发表于 2013-6-26 12:21:00 | 显示全部楼层
在电路仿真把dc点的直流失调降到-100db以下,我似乎还没干过。有不少因素影响这个方针结果:建立过程,仿真精度,电路自身引入的offset。想想直流-100dbV,只有10uV,在电路级仿真还是很不好控制的。不过在实际电路中,这似乎不是一个问题。因为直流引入的leakage,只在周边几个bin出现,仿真时总bin很少,但实际测量时,总bin很多,完全可以不考虑(除非是专门做dc测量的)。
倒是另一个问题其实更重要,就是别由于dc引入的leakage掩盖了电路本身的一些低频特性(当总点数太少时,两者无法区分,当总点数增加到一定程度,两者才能区分开)
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-6-26 13:45:41 | 显示全部楼层
回复 21# gaojun927

嗯,您的意思是说,实际上这就是一个直流的失调,在实际测试时不会被测试仪器当成噪声处理从而影响其性能么?

谢谢!
回复 支持 反对

使用道具 举报

发表于 2013-6-26 15:25:35 | 显示全部楼层
回复 22# happyvega


   具体问题具体分析,如果是做测量,有offset要求,那就不能说一点关系都没有。如果是做其他用途,请关注我提的第二个问题,就是区分是dc的leakage还是电路的低频非理想特性造成底噪抬升。如果不确定&有时间有精力,可以多跑一些点,换一种窗,dc的leakage和底噪对这些动作的表现是不同的。在电路级debug的好处是你想怎么折腾都可以。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-6-26 16:17:15 | 显示全部楼层
回复 23# gaojun927

嗯,好的,看来要折腾折腾了

谢谢!
回复 支持 反对

使用道具 举报

发表于 2013-6-26 17:33:42 | 显示全部楼层
回复 24# happyvega

你这么关系DC,那你运放的OS怎么去除的,使用CDS或CHS?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-6-26 19:03:03 | 显示全部楼层
回复 25# fortissimo.g

用了CDS。
其实也不是关心DC的问题,只是不知道这个是属于DC失调还是低频噪声,之前一直是在纠结这个
回复 支持 反对

使用道具 举报

发表于 2013-6-26 23:39:15 | 显示全部楼层
回复 26# happyvega


   加了 hanning的话,dc附近的几个点一般都不算到噪声里面去的。如果是噪声的话,也不会在dc上突然出现一个高的能量。什么噪声能表现出这样的形式? 甚至你仿真上除了量噪,应该没有device的noise吧? 估计你跑的是tran ? 如果是高频的量噪被已某种方式搬回到dc,那么一般来说,不会出现dc附近几个tone突然发生变化,而是整个dc附近很宽的range ,noise floor被抬上去了。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-6-27 00:08:53 | 显示全部楼层
回复 27# fortissimo.g

呃,您的意思是说,这个应该是直流失调而不是噪声?
回复 支持 反对

使用道具 举报

发表于 2013-6-27 00:38:36 | 显示全部楼层
回复 28# happyvega
是阿。也不一定是失调,也可能是方式进来的dc量。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-6-27 08:49:10 | 显示全部楼层
回复 29# fortissimo.g

噢,谢谢您的解答!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 23:25 , Processed in 1.228257 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表