求问sigma delta ADC的频谱分析

happyvega

回复  happyvega


    FFT bin指的具体是什么呢？你用的采样频率和输入信号频率各是多少？输入信号频率 ...
uopuwe 发表于 2013-6-13 13:43

                               
登录/注册后可看大图

Fs=1M, Fin=200,

如果进行fft变换的数据点数为N，则N/Fs*n为FFT bin点（n为整数）。

关于为什么不落在FFT bin上会发生信号泄漏，可以看看Schreier R的Delta-Sigma Data Converters一书中的附录A，里面还讲了一些别的很有用的东西。

feynmancgz

回复 10# happyvega


   Circuit in Spectre is ideal. I think this offset comes from unequal charge transfer of the feedback DAC

happyvega

回复 12# feynmancgz

整了好几天还是没太明白。。。继续来请教

电路的feedback DAC就是用开关实现的，反馈5v或0v，通过控制开关导通关断实现反馈。

我现在把电路中的开关都换成理想开关了，电路是二阶的SDM，两个积分器的运放都用实际运放，Matlab处理后的频谱图如下图所示，在低频部分较高，导致SNR很低（70dB左右）



如果把第一积分器中的运放也换成理想运放（ahdlLib中的opamp），设置80dB增益 20M的gbw 20M的SR，得到的频谱图如下图示，可以看到低频处改善了很多。但是之前用的实际运放的参数都比上面设定的值要好（96dB增益，40M的gbw，20M的SR）。




求分析求指教啊！

happyvega

回复 12# feynmancgz


    啊，忘了说，我用的是单端结构

acgdestiny

使用单端结构是无法消除偶数倍的失真信号的，所以第二和第四个tone才会特别大。
因此当你将第一运放改成理想后才可改善那么多。
至于第二个运放在理论上会得到一阶的noise-shaping，所以影响较小。
我建意你改为双端结构，dc及偶数倍的失真信号可藉由differential消除。

hbchens

不对啊因为你的电压出来5V有可能是4.9999V，0V可能出来是1e-6，
所以你应该先将电压转换成digital的0 ，1。再换成-1，+1,。这样才能完全消除DC能量：）

happyvega

回复 16# hbchens

试了一下，基本没有变化。。。

现在用双端结构，这个改善了很多，贴个图给大家看看吧

happyvega

回复 17# happyvega

继续顶帖求指导。。。

现在用双端结构，虽然低频处看上去好了很多，但当所有器件均用实际MOS管实现时感觉还是有问题存在，如下图示：



双端与单端相比，低频处下降了很多，不过好像还是有一个直流分量的存在（或者是一个低频噪声？），对于SNR的影响还是很大的

求过路大神指导！

acgdestiny

回复 18# happyvega


你说替换成实际的MOS是指switch的部份吗？
通常第一级积分器的switch在采样后造成的charge injection也会影响线性度。
你有在op输入的clock加入提早关闭的机制吗？这能有效减少charge inj.的影响。
Ref : R. jacob Baker "CMOS Mixed-Signal Circuit Design", 2nd Edition
而且switch需使用transmission-gate来实现，线性度和采样的对称性也会好些。

happyvega

回复 19# acgdestiny

非常感谢您的回复！

替换确实指的是开关部分，现在主要是用了NMOS传输门和CMOS传输门，时序其实已经有了延迟处理。。。不过因为用了CDS，不确定某些开关的延迟关系应该是什么样的，如下图所示是第一积分器的单边电路。

图中黑色框的两个开关需要有延迟关系么，还请指导！



下面这个是延迟控制：


另外，还有一个疑惑：当我都用理想开关时，低频处大概出于-130dB的位置，跟matlab中行为级模型得到的结果（-140~-150）还是有差距的，这个是由电路的非线性引起的么（或者还是一个低频失调）？matlab中行为级模型已经加入了噪声模型和运放的GBW&SR模型的，而电路仿真并没有包含噪声模型。

诚请指导！