问个verilog的使用参数的语法

amhere · 发表于 2013-6-20 14:16:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

parameter cin_w=14;
always@(posedge clk2 or negedge rst_n)

if(!rst_n) begin
product1_19<=(cin_w+13)'d0;
product3_17<=(cin_w+13)'d0;
product5_15<=(cin_w+13)'d0;
product7_13<=(cin_w+13)'d0;
product9_11<=(cin_w+13)'d0;
product10<=(cin_w+13)'d0;
end

39123811 · 发表于 2013-6-20 15:58:40

为什么不直接赋值0？ 27‘b0表达式不正确吧！正确表达是27b'0000_0000_0000_0000_0000_0000_000;

如果用parameter表示width的，你可以采用{ {cin_w+13}1'b0} ,这种最稳妥

amhere · 发表于 2013-6-20 21:08:40

回复 2# 39123811

是的，谢谢了

lwukang · 发表于 2013-6-21 00:05:26

回复 2# 39123811
27‘b0，这个是对的吧，我都是这么用，没半点问题。

eaglelsb · 发表于 2013-6-21 09:28:19

这种参数当interger处理就行，随便加减

[求助] 问个verilog的使用参数的语法

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2