后端面试--每日一题（061）

yong_z21

看不懂啊……

destiny21

可能是我bc_wc和mcmm的概念有点混乱，我想请问一下，在bc_wc模式下，wc corner就不考虑hold的check吗？

ikey

回复 21# abao123


    可以这样理解，insertion delay是由于插在clock path上的delay导致的latency，目的是cts为了min skew，那么，在clk port插入的delay使得clock path相对于data path整体延时了insertion delay，这样的话，由于datapath不变，相对来说，in2reg clockpath被“拉伸”了，相对而言，hold vio, reg2out clockpath被“压缩”了，setup vio. reg2reg没变化。在外部约束条件没有变化的情况下，原来place之后做平的setup, hold在经过cts后，做sta会有vios。所以，前面的老师会提出解决办法：input_delay+delay，output_delay-insertion delay。

input_delay

input_delay

output_delay

output_delay
计算hold vio是bc,所以是-0.1ns，setup vio是wc，所以是-0.2ns。

xueyou9469

修改virtusl clock的uncertainty -setup/hold

X6J6P6

回复 8# lz1920

您好，问下，如何在PT中实现你说的这样的功能？谢谢！

pengyong820954

回复 9# 陈涛


    是不是都是-0.2啊

pengyong820954

是不是都是-0.2  求指点

一叶孤城

回复 26# ikey


   本人新手有几个问题想请教下，还望指教1.用WC计算setup,BC计算hold是工具默认的吗？我记得在时钟固定的情况下是要这样算的，在这里我认为setup和hold都应该用WC来计算才对啊
2.in1 to reg2为啥没有hold违例？我觉得这条路径跟in2 to reg1是一样的啊
3.有人说这个违例都是假的是咋回事？为什么可以用虚拟时钟来解决？

ikey

回复 31# 一叶孤城


       本人新手有几个问题想请教下，还望指教1.用WC计算setup,BC计算hold是工具默认的吗？我记得在时钟固定的情况下是要这样算的，在这里我认为setup和hold都应该用WC来计算才对啊
2.in1 to reg2为啥没有hold违例？我觉得这条路径跟in2 to reg1是一样的啊
3.有人说这个违例都是假的是咋回事？为什么可以用虚拟时钟来解决？
####################
对于1，2点请说明你这么认为的理由。
3.简单点说，因为做tree的时候为了保证skew，工具会插入延时，这时工具如果没有update clock latency，对于reg2reg边界条件设置又没有变化，所以工具错误地认为产生了违例，具体请参考26楼，针对假违例我一般update clock latency，不知道是不是你说的虚拟时钟。

一叶孤城

回复 32# ikey


   第一点我也不知道怎么说好；
2.    reg2reg没违例是因为两个寄存器的时钟都延迟了相同的值？in1 to reg2路径因为reg2时钟的延迟，也被拉伸啊。。。为什么没违例？


3.    这个违例可以通过重置输入输出延迟来消除，所以是假的？