在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: joeyzhu

[求助] Xilinx在线逻辑分析仪chipscope inserter 有两个输入时钟怎么办

[复制链接]
 楼主| 发表于 2013-5-31 21:19:27 | 显示全部楼层
回复 9# 绿茶盖儿

你说的是DCM?我有一个时钟模块用DCM做分频,但是输入时钟选择external的时候,输入会先经过一个BUF,所以在chipscope 选择时钟信号的时候没有可用的输入时钟(没有clk_in_ibuf这个信号),而且占空比也不对,不知你知不知道什么原因。现在我在尝试用代码进行分频,不调用DCM。
发表于 2013-6-1 11:27:18 | 显示全部楼层
回复 10# joeyzhu


   功能仿真对并不代表时序对,下载到板子上最重要的是时序是否满足setup、hold,多时钟域尤其要小心设计。可以先做一下后仿
发表于 2013-6-1 11:32:26 | 显示全部楼层
回复 11# joeyzhu


   DCM没用过,我用的V6的片子,对应的时钟管理是Clock Wizard,配置时钟频率,占空比,相移什么的都很方便。分频出来的时钟就可以作为chipscope的clock signal啊。
发表于 2013-6-3 17:20:14 | 显示全部楼层
学习学习咯
 楼主| 发表于 2013-6-4 09:08:03 | 显示全部楼层
回复 13# 绿茶盖儿

我用的是spartan 3E的板,ISE 13.1 clock wizard是会灰色的,不能用,话说用代码分频很麻烦呢,特别是小数没有锁相环不稳定
发表于 2014-2-8 05:50:38 | 显示全部楼层
有用不?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:35 , Processed in 0.016798 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表