在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4813|回复: 5

[求助] VCO和PLL的相位噪声问题

[复制链接]
发表于 2013-5-26 23:09:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近测试一个接收机中的VCO和PLL,其1MHz频偏处的相位噪声测试值与设计值差别较大,仿真值能到-125dBc/Hz,但测试值只能到-100dBcM/Hz左右,且更大频偏处的相位噪声也不再改善,均为-100dBc/Hz左右。VCO和PLL(环路带宽为100kHz)的测试情况比较类似,且PLL的带内相位噪声与仿真值差别很小(3个dB以内)。这是不是说明电路的噪底比较差?或者我的测试端口幅度太小(约-42dBm)?有碰到类似情况的朋友吗?
发表于 2013-5-29 16:53:57 | 显示全部楼层
之前我碰到过带外相位噪声不衰减的情况,后来发现是测试仪器的问题,让人来修的,请确认下这个
顺便问下PLL的相位噪声你是怎么仿真的,用什么软件,建模然后把所有模块加起来?
发表于 2013-6-4 10:56:39 | 显示全部楼层



1.jpg ,这是我环振的一个曲线图,如何看出我的性能的好坏?这个图该如何看呢?谢谢了
发表于 2013-8-14 15:03:22 | 显示全部楼层
您好,我想问一下,你的振荡中心频率是多少?
发表于 2013-8-14 15:52:04 | 显示全部楼层
-42dBm,幅度太小了吧?我测试的时候感觉幅度这么小的话测相噪没意义,恶化的非常明显。先想办法把输出幅度增大再说吧。
发表于 2023-4-18 15:46:50 | 显示全部楼层
我碰到了和您一样的问题,请问您的问题是如何解决的呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 05:22 , Processed in 0.020980 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表