芯片加脉冲群干扰或接触放电后的latch up问题

nashmvp · 发表于 2013-3-4 10:00:31

您需要登录才可以下载或查看，没有账号？注册

x

最近测试了一颗通信芯片，在通信端口加脉冲群干扰，或者打接触放电8000V，芯片的电压会从5V跌落至2V进而保持不变，且芯片逐渐边变热。重新上电后芯片恢复正常工作，再次打干扰和静电又出现同样现象，请问这是不是产生了latch up？有什么办法能找到产生的原因呢？

yylei · 发表于 2013-3-7 10:36:16

关注中，也遇到了这种问题，不过我用的SCR结构的ESD，猜测是holding电压太低，如何提高hold电压呢？

ruinsnku · 发表于 2013-3-12 17:35:44

应该是Holding电压过低导致的，你可以尝试一下把通信端口处的ESD保护芯片卸下来再焊另一款你知道它的特性参数的ESD防护芯片（即Holding电压高于5V），再重新加脉冲干扰试一试。

ruinsnku · 发表于 2013-3-12 17:40:49

回复 2# yylei

这个只能从SCR的器件结构或者版图上来改进了，而且这方面好像也是高压ESD研究的一个难点吧。我记得EDL上有篇论文，用的一种名为Segmented SCR的版图结构，对保持电压的改进貌似挺明显，你可以试试看。对了，你是做ESD设计的嘛？

andyjackcao · 发表于 2013-3-12 19:55:56

最近测试了一颗通信芯片，在通信端口加脉冲群干扰，或者打接触放电8000V，芯片的电压会从5V跌落至2V进而保持 ...
nashmvp 发表于 2013/3/4 10:00

登录/注册后可看大图

从测试结果来看，与latch-up的现象很一致；
为了进一步确定，可以对芯片做下latch-up测试，找到有latch-up 风险的引脚。特别是电源结构的latch-up 裕量是否足够。

nashmvp · 发表于 2013-4-27 11:03:29

回复 2# yylei

holding电压是什么？

nashmvp · 发表于 2013-4-27 11:05:26

回复 3# ruinsnku

ESD做在里边了，TVS管在外边加的。怎么办？
谢谢！

nashmvp · 发表于 2013-4-27 11:06:34

回复 5# andyjackcao

什么叫电源结构的latch up呢？
谢谢！

andyjackcao · 发表于 2013-4-27 21:09:02

回复 andyjackcao

什么叫电源结构的latch up呢？
谢谢！
nashmvp 发表于 2013/4/27 11:06

登录/注册后可看大图

芯片里面有电源到地的ESD结构(电源结构)

nashmvp · 发表于 2013-4-28 10:04:58

回复 9# andyjackcao

噢，一般会有电源对地的ESD结构吗，感觉之前见过的大多是引脚分别对电源和对地的ESD结构，没有直接放在电源和地之间的ESD？这种ESD会应用在什么地方呢？电源PAD上？

[求助] 芯片加脉冲群干扰或接触放电后的latch up问题