急急急~~~马上出片，求教LVS，望大家多多指点啊~

Synopsys-IC · 发表于 2013-4-23 11:19:13

顶起来~~~~

Synopsys-IC · 发表于 2013-4-24 09:28:53

自己得勤快的多顶顶~~~

Synopsys-IC · 发表于 2013-4-24 10:31:44

好了,现在我再来具体说说这个

问题,或者说我在处理这个LVS的时候自己的方法;
是这样的,digital网表我确实是通过calibre的v2lvs产生的.sp文件，单独这个数字模块我将GDS导入到virtuoso后这个layout因为没有单独的一个io是vdd或者vss的，所以我将vdd和vss的label打在了电源和地的ring上，然后通过这样的方式是完全跑通了LVS的；
然后跑整体的数模混合的LVS我又是通过将PR产生的.v文件和工艺库的网表文件一并通过import in---》verilog的方式导入的，没错这个symbol是产生了，看上去也很正常，只是注意到一点儿，这个symbol上是不会有VDD和VSS的pin的；
好了，现在数字的symbol已经做出来了，现在我们要做的相当于是顶层设计（数模混合模块），因为这个模拟部分其实就是PAD，而这个PAD的symbol、layout、schematic都是模拟那边做好了的，我只需要调用后把对应的IO相连即可，然后我现在跟你说说看到的吧，在这个顶层我是可以通过快捷键E进入到symbol下的每一个电路的，包括每个标准单元下的每个管子，所以我认为导入应该是没有问题的，现在将这个整体设计产生cdl网表，然后拿去跑LVS，出的有管power and ground miss，主要是我在想这个VDD、VSS、DVDD、DVSS这几个的关系，前面我也谈到了问题，我数字部分是没有单独做VDD和VSS的PIN的，而模拟PAD是有的，但是名字却又是DVSS和DVDD，但是他们是对应连在一起的，然后我通过查看原理图，发现的问题是数字部分的VDD和VSS是没有连接的也就是悬空状态，但是为什么单独跑LVS能顺利通过呢，关键是在v2lvs后产生的sp文件里最后有个global vdd这样的语句，所以现在说了那么多，您应该明白这样的流程了吧？期待你的回复

xjg@hmes · 发表于 2013-4-24 15:52:49

本帖最后由 xjg@hmes 于 2013-4-24 16:08 编辑

好了,现在我再来具体说说这个问题,或者说我在处理这个LVS的时候自己的方法;
是这样的,digital网表 ...
Synopsys-IC 发表于 2013-4-24 10:31

登录/注册后可看大图

还没出片吧。。。
您现在的这种流程没有用过，原理上是行得通的，不过有时候实际情况总是事与愿违的。
我建议你换个流程试试看，等有时间您在研究您的这套流程(我怀疑是你转schematic时
出错)
Block部分还是按照原来的cdl，IO自己导出单独的cdl，然后自己写个Block和IO整合后的
顶层cdl，再includeBlock和IO的cdl。
顶层cdl加上:
.GLOBAL VDD VSS DVDD DVSS
.CONNECT VDD DVDD
.CONNECT VSS DVSS
并且，保证你的layout电源连接正确，电源label标正确。
另外，您的IO数目多吗？

wujie828 · 发表于 2013-4-24 16:16:31

好了,现在我再来具体说说这个问题,或者说我在处理这个LVS的时候自己的方法;
是这样的,digital网表 ...
Synopsys-IC 发表于 2013-4-24 10:31

登录/注册后可看大图

方便的话，把top cdl的贴上来看看呢（附件）
在ic dream上也看到你的帖子了

Synopsys-IC · 发表于 2013-4-24 16:58:11

回复 24# xjg@hmes

已近流出去了，但是TOP的LVS还是没有跑，因为这次只是将IO与对应的PAD连在一起，而且IO的数目不是很多，所以就没有跑LVS直接出片了，不过这段时间还是在研究这个，一直没什么进展，你说的方法将Block和Pad的cdl整合在一起再做个TOP的cdl网表，这个方法我也想过，不过介于不太懂这个网表的语法，而且补充一下，这个数字部分的网表是.sp格式的，里面其实是没有具体管子的宽长比的，而模拟layout工程师所提供过来的PAD的网表是.cdl格式的，这两张格式还是有不同的，cdl格式里包含了管子的宽长比，所以对于如何去整合还得请教一下各位~

Synopsys-IC · 发表于 2013-4-24 16:58:58

回复 25# wujie828

还没有得到解决呢

xjg@hmes · 发表于 2013-4-24 17:36:30

回复 xjg@hmes

已近流出去了，但是TOP的LVS还是没有跑，因为这次只是将IO与对应的PAD连在一起， ...
Synopsys-IC 发表于 2013-4-24 16:58

登录/注册后可看大图

自己编写，找一个TOP cdl参考一下
IO数目不多，我觉得这样更快点。

Synopsys-IC · 发表于 2013-4-25 09:09:41

回复 28# xjg@hmes

这个寻找了很久没有结果，大侠那边有没有例子呢？还望提供一下吧~谢谢啦

Synopsys-IC · 发表于 2013-4-25 09:09:43

回复 28# xjg@hmes

这个寻找了很久没有结果，大侠那边有没有例子呢？还望提供一下吧~谢谢啦

[原创] 急急急~~~马上出片，求教LVS，望大家多多指点啊~

站长推荐 /2