12bit 100MHz pipelined ADC设计直播

semico_ljj

关注，Mark！

huqr1226

期待楼主继续……

tideblue

先赞一下LZ，很好的帖子

有几个问题讨论一下

在计算MDAC opamp gain的时候 beta是什么东西
没看懂

你算opamp的GBW的公式有问题
settling time是跟 gain没有关系的
而且你估计的slew time只占20% settling time明显估计不足
我的经验的大部分,>50%的settling time都是slew

noise的计算：
之前看过一篇讲switch opamp noise的paper
在这种电路中，最终dominant的很可能是switch产生的noise

DNL的计算没看懂
能给个reference么？或者详细解释一下

谢谢！

yangyu3213

尼马，问了几个问题也没有大大给互动一下。
关于opamp DC gain的确定

第一种说法：输出有限增益误差误差 ...
mouseliu 发表于 2012-12-18 19:47

                               
登录/注册后可看大图

    看了大侠的分析觉得第二种说法更有道理，若按照第一种说法，则MDAC5的精度要求将大于MDAC1。

oreland93

reference没这么复杂，用大电容一样做。source follower当然也可以。
电容mismatch没这么重要，
高gain op有好几种做法，两级运放必须的
楼主应该先研究下各家的手册，多看看应用文档和测试结果

oreland93

前面有人说slew要占50%，这是不对的
slew越少越好，否则spur多到无法想

tideblue

回复 105# oreland93
slew跟spur有什么关系？求解

半支烟

回复  半支烟

额，可以介绍相互学习一下么？
幸福的小彬 发表于 2013-1-22 17:49

                               
登录/注册后可看大图

    站内信联系方式

llming

计算的时候没有考虑Non-overlap time，slew rate时间20%，具体设计的时候需要根据实际情况微调。

我想问一个问题：
slew time 和settling time 在波形仿真中是如何划分的？也就是他们的过渡点应该选择在哪里？评价标准是什么？

systemsim006

不错，看看有没有继续