12bit 100MHz pipelined ADC设计直播

mouseliu · 发表于 2012-12-19 22:30:30

片内用source follower 12bit，估计要用到deep nwell才行，而且可能要烧十几mA电流，否则线性度不够啊。 ...
etiet 发表于 2012-12-19 22:20

登录/注册后可看大图

一般的SOC芯片，pin资源都很紧张，哪还能单独给2到3个pin给ADC decouple，头疼啊~ADC里头需要vrefp vrefn vcom三个参考，我现在想办法把vcom拿掉了，所有用到vcom的地方都用vrefp 和vrefn代替，
也就是把1个接到vcom的电容拆开成2个电容，分别接到vrefp 和vrefn，目的就是为了少做个buffer。

seamasc1 · 发表于 2012-12-19 22:43:20

本帖最后由 seamasc1 于 2012-12-19 22:50 编辑

尼马，问了几个问题也没有大大给互动一下。
关于opamp DC gain的确定

第一种说法：输出有限增益误差误差 ...
mouseliu 发表于 2012-12-18 19:47

登录/注册后可看大图

第一种说法过设计，其原因在于，从ADC输入端看，信号经过第一级后，分成两份，一份由sub-adc给出，这部分是100%精确的，另一份由MDAC给出，这部分是有误差的。对于2.5bit stage而言，第二份不到第一份的1/4。如果我们站在第一级输出端重构信号，则有signal=flashdata+residue/4。当要求signal误差小于0.5LSB，由于flashdata无误差，则residue的误差要求只要小于2LSB即可。楼主的混沌之处，在于计算MDAC amp参数时，混略了sub-adc 通路中的信号分量，并且没有意识到该部分是无误差的。

只要未超出校正范围，sub-adc 通路中的信号分量是无误差的。这一点也是pipeline adc的主要精妙之处。

mouseliu · 发表于 2012-12-19 22:50:47

一般的SOC芯片，pin资源都很紧张，哪还能单独给2到3个pin给ADC decouple，头疼啊~ADC里头需要vrefp vre ...
mouseliu 发表于 2012-12-19 22:30

登录/注册后可看大图

刚找了一片source follower based reference buffer 相关patent.有相同烦恼的苦B们需要的可以去17楼下，看看有参考价值没

mouseliu · 发表于 2012-12-19 22:59:13

本帖最后由 mouseliu 于 2012-12-19 23:03 编辑

第一种说法过设计，其原因在于，从ADC输入端看，信号经过第一级后，分成两份，一份由sub-adc给出，这部分是100%精确的，另一份由MDAC给出，这部分是有误差的。对于2.5bit stage而言，第二份不到第一份的1/4。如果我们站在第一级输出端重构信号，则有signal=flashdata+residue/4。当要求signal误差小于0.5LSB，由于flashdata无误差，则residue的误差要求只要小于2LSB即可。楼主的混沌之处，在于计算MDAC amp参数时，混略了sub-adc 通路中的信号分量，并且没有意识到该部分是无误差的。
******************************************************************************大大，第一种说法的确过设计，不过貌似可能我没表述清楚吧。
我的第一种说法的原意是：所有MDAC反映到ADC输入的error之和小于0.5LSB，在这个前提下，
error_MDAC1/4+error_MDAC2/16+error_MDAC3/64+.......<0.5LSB
则要求error_MDAC1/4<1/4 LSB
      error_MDAC2/16<1/8LSB
      error_MDAC3/64<1/16LSB
.............
利用的是i1/4+1/8+1/16+.......<1/2，1/2是极限

第一种说法之所以过设计，更多地是因为各级的error在ADC传输曲线上发生的地方不一样，不能简单叠加。希望我能表述清楚了。
**********************************
比较合理的要求应该是：
error_MDAC1/4<1/2LSB
      error_MDAC2/16<1/2LSB
      error_MDAC3/64<1/2LSB
..................