在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2874|回复: 7

[求助] win7 modelsim SE6.2b run 不起来,求助

[复制链接]
发表于 2012-12-2 11:38:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
win7 的操作系统,编译通过,simulation 也执行了,但是 在命令窗口敲入 run 1us 时,始终显示在 0ns 如红线所示,请问这是为什么啊?
图像 1.png
发表于 2012-12-2 22:23:41 | 显示全部楼层
用10.0吧,我的可以。
 楼主| 发表于 2012-12-3 10:55:10 | 显示全部楼层
发表于 2012-12-4 00:14:20 | 显示全部楼层
你的版本确实是太低了,百度一下吧~
发表于 2012-12-4 09:25:55 | 显示全部楼层
回复 1# david_aaa


    指定仿真时间试试
 楼主| 发表于 2012-12-4 10:58:23 | 显示全部楼层


回复  david_aaa


    指定仿真时间试试
weigaozu 发表于 2012-12-4 09:25





实在郁闷啊,用了10.0c版本的也是一样。。。
有大侠能给解释下为什么不?
 楼主| 发表于 2012-12-4 11:02:22 | 显示全部楼层
贴出来我写的代码:
module div5 (
             clk_100m,
             rst_b   ,
             clk_20m        
             );
input   clk_100m ;
input   rst_b    ;
output  clk_20m  ;

wire    clk_100m ;
wire    rst_b    ;
wire    clk_20m  ;

wire    clk_100m_p ; //100m inverter

reg  [2:0] cnt_20m_n  ;//generate by positive 100m ,counter
reg  [2:0] cnt_20m_p  ;//generate by negative 100m ,counter

reg        clk_20m_n  ;
reg        clk_20m_p  ;

assign  clk_100m_p = ~clk_100m ;

always@ (posedge clk_100m or negedge rst_b)
    if (!rst_b)
        cnt_20m_n <= 3'b000 ;
    else if (cnt_20m_n ==3'b100)
        cnt_20m_n <= 3'b000 ;
    else
        cnt_20m_n <= cnt_20m_n +1  ;
        
always@ (negedge clk_100m_p or negedge rst_b)
    if (!rst_b)
        cnt_20m_p <= 3'b000 ;
    else if (cnt_20m_p ==3'b100)
        cnt_20m_p <= 3'b000 ;
    else
        cnt_20m_p <= cnt_20m_p +1  ;

always@ (posedge clk_100m or negedge rst_b)
    if (!rst_b)
        clk_20m_n  <= 1'b0  ;
    else if (cnt_20m_n ==3'b010)
        clk_20m_n  <= 1'b1  ;      
    else if (cnt_20m_n ==3'b100)
        clk_20m_n  <= 1'b0  ;

always@ (negedge clk_100m or negedge rst_b)
    if (!rst_b)
        clk_20m_p  <= 1'b0  ;
    else if (cnt_20m_p ==3'b010)
        clk_20m_p  <= 1'b1  ;      
    else if (cnt_20m_p ==3'b100)
        clk_20m_p  <= 1'b0  ;

assign clk_20m = clk_20m_n & clk_20m_p ;

endmodule

以下是testbe nch
module test_div5 ;

reg clk_100m ;
reg rst_b    ;

wire clk_20m ;

wire clk_100m_ct ;
wire rst_b_ct    ;

initial
    clk_100m = 1'b0 ;

always clk_100m = ~ clk_100m ;

initial
    begin
              rst_b = 1'b0 ;
    #20 rst_b = 1'b1 ;
    end

assign clk_100m_ct = clk_100m ;
assign rst_b_ct    = rst_b    ;


div5  div5_1 (
              .clk_100m (clk_100m_ct),
              .rst_b    (rst_b_ct)   ,
              .clk_20m  (clk_20m)     
             );  

endmodule
 楼主| 发表于 2012-12-4 23:22:07 | 显示全部楼层
my god ,testbench has something wrong ....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 14:03 , Processed in 0.021976 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表