在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 16276|回复: 22

[原创] 建立时间 保持时间计算

[复制链接]
发表于 2011-7-18 21:09:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有哪位能详解下建立时间和保持时间,以及他们是怎么计算的?
比如说是两个触发器的情况
PBV0NB$YQVQHN]VEIRN6LNP.jpg
发表于 2011-7-19 12:50:18 | 显示全部楼层
总的来说,一个数据要想从D端写入Q端,必须有一个延时,这个延时就是建立时间和保持时间相加。
发表于 2011-7-19 15:29:50 | 显示全部楼层
如图,正常来讲当时钟沿到来时R1的D信号要传递到Q端。但是实际电路上需要有两个条件:
1.在clk时钟沿到来之前T1时间里D端应该保持不变。
2.在clk时钟沿到来之后T2时间里D端也因该保持不变。
这里T1,T2就是建立时间和保持时间。
如果没有满足T1,T2,就会有亚稳态出现。。
 楼主| 发表于 2011-7-19 22:57:20 | 显示全部楼层
太简单了 谁能讲的详细点,比如建立时间和保持时间怎么计算的?
发表于 2011-8-3 10:38:18 | 显示全部楼层
Tco表示dff从输入到输出延时;Tlogic表示组合逻辑延时;Tsu表示dff的建立时间;Thold表示dff的保持时间。
无skew:
T>Tco+Tlogic+Tsu
Thold<Tco+Tlogic

有skew:
T>Tco+Tlogic+Tsu-Tskew
Thold<Tco+Tlogic-Tskew
发表于 2011-8-3 17:10:31 | 显示全部楼层
同意!!!!
发表于 2011-8-3 20:30:32 | 显示全部楼层
正在学习时序约束,看大了头啊。。。。。。。。
发表于 2012-8-21 14:58:51 | 显示全部楼层
5楼,牛
发表于 2012-8-21 15:02:28 | 显示全部楼层
回复 5# cocoqoo


    有skew的情况,是不是不能一概而论,也有可能是加上skew?
发表于 2012-12-2 20:39:59 | 显示全部楼层
Tco表示dff从输入到输出延时;Tlogic表示组合逻辑延时;Tsu表示dff的建立时间;Thold表示dff的保持时间。
无skew:
T>Tco+Tlogic+Tsu
Thold<Tco+Tlogic

有skew:
T>Tco+Tlogic+Tsu-Tskew
Thold<Tco+Tlogic-Tskew

这是时序分析的基础~~,一定要理解~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 03:28 , Processed in 0.021851 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表