在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5326|回复: 8

[求助] 信号上升沿的判断d

[复制链接]
发表于 2012-11-29 09:40:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我们要对状态机信号cur_status == 4'b1000的状态进行判断;波形如下: wave.JPG


方案A:
assign sign1 = (cur_status==4'b1000) ? 1: 0;
always @(posedge clk_i)
       sign1_delay <= sign1;
assign rise = sign1 & !sign1_delay;

方案B:
always @(posedge clk_i)
       if (cur_status==4'b1000)              sign1 <= 1;
       else sign1 <= 0;always @(posedge clk_i)
       sign1_delay <= sign1
assign rise = sign1 & !sign1_delay;

这两种方案那个好点?
发表于 2012-11-29 09:44:41 | 显示全部楼层
我觉得第一种好一些,第二种应该在cur_status==4'b1000之后的第二个时钟上升沿才变为“1”,楼主可以仿真下!
 楼主| 发表于 2012-11-29 10:26:50 | 显示全部楼层
恩,方案B,信号sign1会被打上一拍,延时一个周期;但是在实际的应用中,方案A会不会有时序上的问题;例如在方案A中,实际的波形会不会如下: wave.JPG

就是sign1的延时是cur_status的延时加上自己的延时;这样做法会造成时序上的问题吗?
发表于 2012-11-29 10:55:08 | 显示全部楼层
回复 3# jm2000

时序上要人为保证的,不过一般来说没有问题吧,就一个门而已
发表于 2012-11-29 11:04:11 | 显示全部楼层
时序上应该不会有问题,毕竟逻辑挺简单的
 楼主| 发表于 2012-11-29 11:09:24 | 显示全部楼层
呵呵,谢谢大家的回答;现在心里明白多了;多谢了
发表于 2012-11-29 15:54:51 | 显示全部楼层
我推荐还是方案B好点。 前者状态机从4‘b0111到4’b0111转变,期间会出现毛刺, 当然如果你的时钟频率不是太快的话,两者都没有问题, 如果时钟太快了,有可能导致后面第一个时钟采样的signal1 不对, 会逐级的往后为传递。
发表于 2012-11-29 21:07:52 | 显示全部楼层
方案B比方案A晚一个clk,其它差不多,看你的设计的时序需求了。
楼上说的问题不用担心,这个由STA保证setup/hold时间的。
另外,建议lz写数字时,总是把位宽带上,写1'b0,1'b1。
还有,assign sign1 = (cur_status==4'b1000) ? 1: 0;可以写成assign sign1 = (cur_status==4'b1000);
个人觉得这样看起来更老练。
 楼主| 发表于 2012-11-30 11:11:08 | 显示全部楼层
多谢大家的教导;在这里很受学习;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 18:37 , Processed in 0.028553 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表