问一个看似简单的时序分析问题

phoenixson · 发表于 2012-11-15 15:50:46

您需要登录才可以下载或查看，没有账号？注册

×

现在遇到一个问题，乍一想很简单，可仔细一想没了对策，现在是这样的，我想禁止一个3bit registers某个取值状态，比如!=3'b101,而对其他状态以及
切换过程是放开的，如何实现，还请大家指点。

phoenixson · 发表于 2012-11-15 19:23:04

竟然沉的这么快啊，没有知道的兄弟么？

phoenixson · 发表于 2012-11-19 21:33:09

这属于逻辑范畴吧
zhq415758192 发表于 2012-11-15 19:53

登录/注册后可看大图

我问的是时序范畴，也就是说在evaluation bit state时，不允许有某种组合的出现，在这个条件下分析所有的时序

账号		自动登录	找回密码
密码			注册

站长推荐 /1