一道ASIC设计笔试题，求大神

yalei037 · 发表于 2012-10-30 20:03:20

回复 4# Timme

题目中并没有说明MUX的延迟，这个你怎么确保满足100MHZ的时钟？

kaka5358 · 发表于 2012-10-30 22:13:53

记得DC的优化思想里面有讲，这个应该属于逻辑复制，印象中是个加法器的例子。
应该还有其他方法，比如如果前一级或者后一级path有空余，可以挪动逻辑来实现；
在后端时，也可以挪到clock来实现。但是，原则是越靠近前期对应好，效果越好，风险越小。

zhaichunhua168 · 发表于 2012-10-30 22:15:37

面积换速度的典型案例！！

warshining · 发表于 2012-10-30 22:31:26

不错的一道题，赞一个！

ethanpan · 发表于 2012-10-30 22:32:55

面积换速度~~牛牛牛

haikuo · 发表于 2012-10-30 22:48:19

把cm0挪到第一个D触发器之前不是更简单直接么？

ygb_tju · 发表于 2012-10-30 23:01:09

回复 27# haikuo

我当时笔试的时候就只这么干的，应该是华丽丽的被鄙视啦~~

超群天晴 · 发表于 2012-10-30 23:55:44

回复 27# haikuo

这样子肯定不行啊………………

majia123qwe · 发表于 2012-10-31 09:16:07

本帖最后由 majia123qwe 于 2012-10-31 09:26 编辑

cm0移到第一级之前或者 cm1移到第二级之后也是一个处理办法。
从这个题目的提示来看，因为C为2bit，cm1移到第二级之后，这样第二级D触发器改为2个，正好把2bit的C打一拍。

5楼的方案增加了一个4选一的mux并增加了3x的cm1，这个方案只增加了1bit D触发器。
假如电路允许的话，应该是移动cm1的方案更好。

超群天晴 · 发表于 2012-10-31 09:40:52

回复 31# ccj507

“电路允许”的意思，第一个DFF之前的电路有足够的时间空余留给cm0，这个是不确定和未知的啊，所以这样的解法也不行。

[求助] 一道ASIC设计笔试题，求大神

站长推荐 /2