一道ASIC设计笔试题，求大神

寻宝人 · 发表于 2012-11-19 13:14:26

路过学习了

yushuiyang1986 · 发表于 2012-11-19 19:35:04

回复 2# Timme

思维敏捷，强人！

hover99 · 发表于 2012-11-19 20:46:50

回复 5# 超群天晴

这个题目有问题，如果C是2-bit，那么D的输出只有四种情况。所以根本不需要做任何优化，CM1的逻辑就是一组4选1的MUX。对DC来说，这种细节逻辑一般不需要做手工优化。

memo07 · 发表于 2012-11-23 11:09:27

这不是英伟达的笔试题吗？哈哈

shangwfa · 发表于 2012-11-27 13:11:40

根本看不懂

stormyoyo · 发表于 2012-11-27 15:18:23

学习了

waterman_w · 发表于 2012-11-27 16:38:33

把cm1放到E端不就行了嘛

HADIST · 发表于 2012-11-27 23:26:21

大神给力了

zhch7777 · 发表于 2012-11-29 16:38:43

学习了，这是用面积换速度了

hukangha · 发表于 2012-11-29 23:15:18

不错不错学习了。前几天上课刚讲过类似的内容

[求助] 一道ASIC设计笔试题，求大神