请教下PLL产生的时钟要设置set_false_path吗？

tntdog · 发表于 2012-10-20 20:05:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

看到置顶的FAQ中写着，
   时钟频率是整倍数，并且相互之间的相位是固定而且相差可预知的，才可以称得上是同步时钟。其他的都算异步时钟。
   比如，
   5M，10M是同步。

   那请问用PLL产生的2倍频关系的时钟就是同步时钟了吗？若是同步时钟，那这两个时钟间还用设置set_false_path吗？

陈涛 · 发表于 2012-10-20 22:47:07

如果不做de-skew的话，就不是同步时钟

tntdog · 发表于 2012-10-21 08:56:56

回复 2# 陈涛

问一下陈版主，在DC中怎么做de-skew？

陈涛 · 发表于 2012-10-21 09:36:32

DC里面不做de-skew，一般交由后端做，主要是把PLL的reference clock pin作为clock tree的leaf pin，同其他FF一样，balance skew

ttxxmm · 发表于 2013-8-5 14:40:28

学习了

[原创] 请教下PLL产生的时钟要设置set_false_path吗？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2