在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 36463|回复: 127

[资料] FPGA 与 TI DSP的EMIF接口程序(verilog)

[复制链接]
发表于 2012-9-25 16:12:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
接口模块,通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块,每个功能模块具有一个带FIFO的输出口和13个独立的可由DSP读写的寄存器,寄存器功能可自定义。模块还包含两个全局寄存器,可实现全局复位,中断等功能。该模块以应用于实际的项目中,目前运行良好。

emif_brg.rar

4.09 KB, 下载次数: 1103 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2012-10-15 19:07:56 | 显示全部楼层
thanks
发表于 2012-10-16 23:26:17 | 显示全部楼层
借用点信元哈
发表于 2012-10-17 16:02:09 | 显示全部楼层
不错 不错o···
发表于 2012-11-22 14:21:55 | 显示全部楼层
kankande
发表于 2013-3-11 22:13:50 | 显示全部楼层
ding,下载了。毕设需要啊。
发表于 2013-3-18 09:55:47 | 显示全部楼层
新元哪来
发表于 2013-3-19 21:22:39 | 显示全部楼层
好啊,支持一下
发表于 2013-3-20 10:54:33 | 显示全部楼层
have  a  look
发表于 2013-3-20 16:02:42 | 显示全部楼层
多谢 多谢。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 05:16 , Processed in 0.022755 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表