在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6110|回复: 16

[原创] SAR ADC前仿时DC输入很好,但正弦输入时有效位数不高。

[复制链接]
发表于 2012-9-22 21:46:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,DC信号输入时每一位都正确,但用正弦输入时有效位数低了一个bit,确认过采样没有问题。现在有点怀疑计算的问题。计算SNR是在3个完整周期里恰好取256个点,也就是第一和最后一个点的值恰好相等,为了消除DFT时的泄漏问题。然后用calculate里的dft选项(加了个hamming窗)计算出频谱,然后用integ积分出信号和噪声能量,最后算SNR,这种方式有问题吗?

谢谢
发表于 2012-9-22 22:17:01 | 显示全部楼层
你这都计算好了相干采样就不用加窗了吧。你倒出来fft看看。再说损失一个bit而已啊。你想咋样。
 楼主| 发表于 2012-9-22 22:59:47 | 显示全部楼层
回复 2# 半支烟

有道理,要做个不加窗的比较一下。前仿不应该丢的啊,电容完全match,电路没有噪声。
发表于 2012-9-23 01:26:20 | 显示全部楼层
第一个和最后一个相等,应该是第一个和第257个相等吧?这种无泄漏的大可不必加窗。
 楼主| 发表于 2012-9-23 08:57:22 | 显示全部楼层
回复 4# mcgrady
没错,确实是第257个点,这种无泄漏的加窗会使SNR更差吗
发表于 2012-9-23 15:52:22 | 显示全部楼层




    怎么可能不丢呢?你采样电路和电容驱动开关没有设计好完全可能损失1bit啊,还有一些其他非理性效应。
发表于 2012-9-23 19:33:57 | 显示全部楼层
前仿Worst Case的SNDR比理想值少个1-2db的是能接受的。超过3db就需要回去再找原因了。

相关采样不需要加窗的,前提是保证信号在整数个周期内采样2^N个点,检查仿真输出波形确认第一个点和最后一点之间是否连续,不能重叠。
发表于 2012-9-23 19:51:19 | 显示全部楼层


前仿Worst Case的SNDR比理想值少个1-2db的是能接受的。超过3db就需要回去再找原因了。

相关采样不需要加 ...
icisee 发表于 2012-9-23 19:33




   嗯,差不多是这样的。前仿损失在0.1-0.3位应该算是比较正常的。
发表于 2012-9-23 22:35:58 | 显示全部楼层
回复 5# abbot_1860


    不泄漏说明算法对snr无影响,出现snr下降就是电路问题了
发表于 2012-10-29 10:48:05 | 显示全部楼层
不懂……
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-19 03:35 , Processed in 0.034697 second(s), 21 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表