在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: abbot_1860

[原创] SAR ADC前仿时DC输入很好,但正弦输入时有效位数不高。

[复制链接]
发表于 2013-7-11 19:25:59 | 显示全部楼层
回复 6# 半支烟


   请问一下,在设计电荷再分配SAR ADC时怎么考虑电容驱动开关的尺度对ADC精度的影响?谢谢
发表于 2013-7-12 09:06:56 | 显示全部楼层
回复 5# abbot_1860


    在无泄漏的条件下加窗和不加窗是完全无差别的.建议对电路的INL和DNL先仿真确认。这些指标同SNR都是相关的。
发表于 2013-7-15 23:05:15 | 显示全部楼层
来学习一下
发表于 2013-7-17 05:17:43 | 显示全部楼层
建议把所有模拟器件换成理想的仿一下,如果是正确的,再逐一debug。我猜想是你主path上有某一个模块带宽不够。
发表于 2013-8-9 14:40:24 | 显示全部楼层
回复 6# 半支烟
请问电容驱动开关设计时主要考虑什么因素?
发表于 2014-11-18 17:21:03 | 显示全部楼层
回复 8# 半支烟
想请教大神一个问题,有效位数高,DNL和INL差有可能吗
发表于 2017-12-7 16:09:02 | 显示全部楼层
SAR ADC前仿时DC输入很好,但正弦输入时有效位数不高
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-19 03:21 , Processed in 0.026665 second(s), 16 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表