modelsim版本不同仿真不同吗

陶志妖妖

本来一直在用6.5的在仿真，前几天老师说用新版本，于是装了10.0的。可是仿真结果竟然与6.5的不太一样。而我用ISIM仿真的结果却和6.5的一样，不知道什么原因，是不是10.0的版本对于verilog语法要求更严格呢？望指点！

gaurson

确实是如此的，还是需要就具体问题来具体分析。

小小子

个人认为这种情况不应该出现，这样不就说明至少有一个软件有问题了吗！

陶志妖妖

回复 3# 小小子


    恩，我也是这么觉得。我觉得ISIM肯定不会有问题，那么就说明10.0c的有问题

陶志妖妖

回复 2# gaurson


    但是我感觉不应该啊，应该是软件的不稳定或者其他原因吧

rainday天意

ISE1.24不支持modelsim10.0，ISE10.0能调用modelsim10.1，但结果有时候出错！如果用modelsim10.1，最好用ISE13.4，回答完毕，我也遇到过类似问题。

tiangua

modelsim的仿真结果跟ise的版本没有一点关系。
再说用ise调用modelsim实在不是一个好的选择。

碰到这种情况最好保存一下波形，然后比较一下，modelsim是可以比较波形文件的。
也不好说哪个对那个错，最好实际情况实际分析。一般来说高版本错误的可能性稍微小一点。


另外一个可能性就是楼主的代码有问题。比方说下面的语法在不同的仿真器就有不同的行为。
代码综合没有问题，仿真有可能有问题。一般认为是编码风格问题 。


always @(posedge clk or posedge rst)
begin
    if(rst)
         a = 0;
   else
         a = b;
end

老版本的modelsim认为这个是一个非阻塞赋值，仿真没有问题。貌似ncsim也认为没有问题。
vcs就把这个认为是一个阻塞赋值。仿真结果和老版本的modelsim查一拍。

陶志妖妖

回复 7# tiangua


    谢谢你的回答啊。我现在的问题是这样的，在modelsim6.5和ISIM中仿真图是这样的 ，
     而在modelsim10.0c中是这样的
     我本来设计的代码是希望按modelsim6.5显示的那样的结果。代码如下：
    always@(posedge CLK)
    if(zhuanzhi_enable)
       begin
       ram1_ena<=(ram1_addra==17'd65280)?1'b0:1'b1;
      if(cntt==17'd256)
       begin
      ram1_addra<=ram1_addra+17'd257;
      cntt<=17'd1;
     end
    else
       begin
       ram1_addra<=ram1_addra+1;
       cntt<=cntt+1;
      end
  end
   else
        ram1_ena<=1'b0;


always@(posedge CLK)
   if(addr_reset_write)
    begin
  ram1_addra<=ram1_addra;

在ram1_addra到65280的时候，之后一直是65280。不知到是不 是放在两个alway模块中了，10.0版本就出现问题了

tiangua

看起来6.5是错的。不太确定，
你在代码中没有限定ram1_addra到65280以后就不继续增加了。

第二个always块是什么意思，ram1_addra <= ram1_addra ???

SKILLER

不至于吧，我没有试过，是不是因为其它设置不一样呢