在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 32751|回复: 77

[求助] 10G 高速信号为什么都推荐走内层

[复制链接]
发表于 2012-5-4 23:17:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的理解:
内层好处:阻抗容易控制,EMI控制好,如果有通孔,可以在bottom层的过孔上量到信号
内层坏处:过孔会带来stub,阻抗必然有不连续

表层好处:没有过孔,可以保证阻抗连续
表层坏处:EMI有风险,因为有sold mask,阻抗不容易控制,无法测量,尤其生产的时候无法进行ICT测试。

有人知道最终的原因吗?
发表于 2012-5-5 09:31:33 | 显示全部楼层
si and emi !这个内层必须是被参考层包含的才成
发表于 2012-5-5 10:31:46 | 显示全部楼层
其实走内层和外层没有严格的说法,你自己都说了,走内层和外层各有优缺点,所以最后的情况要根据你们自己的要求看si和emi
发表于 2012-5-5 21:04:03 | 显示全部楼层
TOp层很难走线的。一是、一般10G的高速线都是很大的BGA芯片,fanout后都是via;二是TOP面由很多电阻电容芯片啥的。
若是考虑SI和EMI的话,能在TOP面不打孔走线,倒是很好的。但是,不现实,layout行不通,pcb没法做。
发表于 2012-5-6 23:11:50 | 显示全部楼层
回复 1# wqd4488


    个人觉得走内层和外层都是可以的,如果方便,但我倾向于走内层:
    1\内层有很好的地作屏闭;
    2\两边都有地作给信号作回流;
    3\会增加两个过孔对信号的影响有也不是很大,从仿真来看;
发表于 2012-5-8 14:27:58 | 显示全部楼层
回复 5# ebottom


    10G的话应该过孔对它有很大影响,一般5G以上就要充分考虑这个问题了。
发表于 2012-5-8 14:35:40 | 显示全部楼层
I will prefer outside layers. Easy to control impedance.
发表于 2012-5-13 21:08:48 | 显示全部楼层
具体情况具体分析,就像4楼的同学说的,表层器件太多走不出是个问题,最大问题在于远端串扰。内层带状线远端感性串扰和容性串扰能够互为抵消;而表层微带线感性串扰大于容性串扰,所以不适合长距离传输。
但是考虑stub和过孔带来影响,综合芯片(或连接器)所处位置,也可适当使用表层走高速信号。
比如,transmitter的10G信号pin正好在BGA的最外围两排,而背板连接器位于PCB板反面,同时他们之间相隔又不远,那么最优的走线方式就是表层直接出线到背板连接器。这样stub最小,走线又短不至于让远端串扰影响信号质量。
发表于 2012-5-13 22:59:23 | 显示全部楼层
抛开走不开等情况说:
内层和外层各有优缺点。
内层如果是微带线,那内层可能会好点,但如果靠近power层,要保证阻抗连续。控制好阻抗。两面都有平面层,可以有效保护信号。尽量走线在过孔完整的(这个我不知道怎么说,就是让过孔利用更多的情况)层,减少天线效果。这个是内层做好的情况了。
外层的话,一个是阻抗控制要小心,solder现在是可以算进阻抗里的,甚至包括需要喷漆等都要算。还有一个是信号的向外发射干扰,这个就比较严重。
总的来说,我趋向于高速放内层
发表于 2012-5-17 16:31:27 | 显示全部楼层
其实就是微带线与带状线的区别,带状线的环境比较复杂。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:22 , Processed in 0.035037 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表