其他条件一样，仿真ADC信噪比得到3VDD居然比3.6VDD好？why？

居里先生 · 发表于 2012-4-26 01:10:09

您需要登录才可以下载或查看，没有账号？注册

x

工艺是SMIC18.采用3.3VDD。3.6V时。SNR＝56dB.3V时，SNR＝60以上。求解。

hezudao · 发表于 2012-4-26 01:46:20

可能是你的某些biasing在3.3V时比3.6V好。或者某些transistor leakage在3.6V下过大，比如vds过大，导致rds减小。check下，transistor的vds有没有超过1.8V的。

didibabawu · 发表于 2012-4-26 10:30:53

回复 1# 居里先生

可能是静态工作点发生了变化，有可能是你的电路中某些管子处于临界饱和状态，电源电压发生变化导致了其他地方的变化，比如共模输出点的变化，从而使得电路状态发生改变。

jk_red · 发表于 2013-1-16 16:05:47

楼主能具体说下是怎么测SNR的吗

敏兹 · 发表于 2013-1-16 19:29:45

我也是smic，在ss下发现2.7比3好，跟lz趋势一样

[求助] 其他条件一样，仿真ADC信噪比得到3VDD居然比3.6VDD好？why？