在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 15964|回复: 27

[求助] DFT scan chain

[复制链接]
发表于 2012-3-12 10:52:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,有没有做过DFT的,小弟有问题请教下。
谢谢。
 楼主| 发表于 2012-3-12 11:19:21 | 显示全部楼层
是这样,设计中时钟的正沿和反沿都用到了。而且正沿逻辑要影响到反沿逻辑,这样即使把反沿的flop串到前面,在capture phase 的时候,有些反沿触发的flop还是会抓到新的数据。

有大虾知道怎么解决这样的问题吗。
小弟不胜感激啊。
发表于 2012-3-12 11:24:47 | 显示全部楼层
你的这个正反都用到的是违反dft规则的,一般的做法是用scanmode信号吧反沿的信号在scan 模式时调整为正沿的,
 楼主| 发表于 2012-3-12 12:55:50 | 显示全部楼层
回复 3# wrhwindboy


    没办法,design里就这么写的,而且改不了,能说下具体怎么做吗?
    非常感谢!
发表于 2012-3-12 19:32:32 | 显示全部楼层
不需要改变用户模式的逻辑电路,就是加一个scanmode的控制信号,在 scan的时候,把不符合scan要求的电路变为符合scan要求的格式,和用户路径没关系。你说的不能改逻辑,那就是你们的project manage的问题,你们既然要用scan,你说的明显是不符合scan要求的逻辑,除非你这部分电路不做scan,不然就要改逻辑,把它变成可scan化的,这种都是项目管理的基本问题。
 楼主| 发表于 2012-3-12 19:42:05 | 显示全部楼层
回复 5# wrhwindboy


   谢谢,我要去向老大反应下。呵呵。

顺便问下,如果可以把所有反沿逻辑放到整个设计的最后端,这样可以做scan吗?
发表于 2012-3-12 20:48:02 | 显示全部楼层
回复 1# otogyg


    串到不同的链上去,DFTC中设置成mix_clock_not_mix_edge。
DFT中式要避免出现同一链上出现双沿时钟的
发表于 2012-3-12 22:26:08 | 显示全部楼层
you can split scan chain into 2 group.
group #1 is using positive edge clock and other one is using negative edge clock.
DFT tool can support this kind of function.
发表于 2012-3-12 22:34:29 | 显示全部楼层
同学习了
发表于 2012-3-13 18:58:40 | 显示全部楼层
分成2条scan这样是不是还要定义不同的scan clock,还有就是反向沿的DFF工具会自动认识吗?然后把反向沿的串一条chain,不然如果有很多是不是要脚本里面指定?
没用过这样的,不过lockup cell的方式是用过,前提是clock domain划分的很清楚的。不然可能会加很多lock up cell,不知道是不是这样?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-11 03:48 , Processed in 0.024319 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表