弱弱的问一个CPU主频为啥能跑到上G呢

sages · 发表于 2012-3-6 14:58:52

您需要登录才可以下载或查看，没有账号？注册

x

请问一下CPU这个主频是指的系统时钟频率吗？数字电路的时钟频率能跑到500M已经算是超级高的了。想问下CPU这个主频上G，这个主频是指的什么频率呢？
本人CPU小菜一枚，希望各位不要嫌弃回答这个菜鸟问题

ee8 · 发表于 2012-3-6 19:42:42

13年以前的奔腾III，使用0.25um工艺制造主频只有500M左右。栅长的减小和工作电压的降低能极大地缩短CMOS数字电路的延迟。所以现在纳米工艺的CPU，主频普遍在2GHz以上了。
CPU主频就是指的系统所用的各时钟中频率中最高的那个的频率。

sages · 发表于 2012-3-7 09:19:40

回复 2# ee8

那为啥FPGA会限制数字电路跑的时钟大小呢？

erczhanglei · 发表于 2012-3-7 23:04:04

FPGA是半定制的芯片，里面的基本单元已经固定，依靠每次少些的SOF文件选择逻辑的实现。例如，想要实现一个与的逻辑，就会固定的将一个基本单元烧写成为与门。
所以这样的时钟频率确实不会很高。
但是FPGA本身可以达到较高的速率，和设计的复杂度成正比关系。

erczhanglei · 发表于 2012-3-7 23:05:41

其次是FPGA中都集成了PLL，这个PLL是可配置的，也就是说得在最高速和多配置性选择一个平衡点，所以注定PLL不能运行到极限频率，也就是不如不可配置的PLL性能好。
主频自然会有所降低。

sages · 发表于 2012-3-12 18:22:16

其次是FPGA中都集成了PLL，这个PLL是可配置的，也就是说得在最高速和多配置性选择一个平衡点，所以注定PLL不 ...
erczhanglei 发表于 2012-3-7 23:05

登录/注册后可看大图

恩，很有道理。学习了，谢谢。

js_shen · 发表于 2012-3-12 19:37:39

500MHz的周期就是2ns，2GHz对应的周期是0.5ns，线迟延咋搞定的？有高手报点库数据吗？

eleven61525157 · 发表于 2012-3-12 20:55:50

500MHz的周期就是2ns，2GHz对应的周期是0.5ns，线迟延咋搞定的？有高手报点库数据吗？
js_shen 发表于 2012-3-12 19:37

登录/注册后可看大图

现在主流成熟工艺已经在45/40nm，32/28nm也处于试产阶段，按照1.0v core电压，28LP/SLP/LPP下，ss，一个最基本的nor/nand门的延迟大致为0.01左右，具体和Vt、fanout、driven strength、track、corner等有关

cgssuccess · 发表于 2012-3-16 11:18:22

学习了，解决了我很久的疑惑，谢谢

hitten · 发表于 2012-3-20 00:23:18

工艺啊，架构优化，代码优化啊，后端时序优化

站长推荐 /1