LDO设计求助

semico_ljj · 发表于 2012-1-10 10:55:22

回复 18# penyu1987

ESR范围应该大一点，几m欧到100多m欧都要稳定才行

lindychen · 发表于 2012-1-10 11:21:12

回复 penyu1987

ESR范围应该大一点，几m欧到100多m欧都要稳定才行
semico_ljj 发表于 2012-1-10 10:55

登录/注册后可看大图

的确设计的时候 ESR范围应该放大一点仿真，因为实际应用的时候不一定用到的就是你所设计的那个值。

penyu1987 · 发表于 2012-1-10 16:06:52

回复 21# semico_ljj

我也发现确实要这样了..完了,周五deadline

rylx · 发表于 2012-1-10 19:11:37

模拟新手 · 发表于 2012-1-10 21:36:15

楼主，请问你的运放是两级增益级的吗？增益是100dB可能有点高了。一般60,70个dB就差不多了吧。另外一个就是如果现在相位裕度差一点点，可以再分压电阻R1（上面那个）上并联一个电容，这样可以产生一个零极点，如果R1比R2大较多的话，零点会提前出现，设置这个左边平面的零点刚好在增益0点处，可以改善相位裕度。另外，我觉得VCCS补偿的确可以，但是如果里面的电流镜匹配不好，很可能会有DC电流流出，这样会影响输出电压的。还请大家给点意见小弟了。谢~~

penyu1987 · 发表于 2012-1-20 20:35:17

回复 25# 模拟新手

确实有mismatch的问题，这个问题能解决吗？怎么解决？谢谢~

penyu1987 · 发表于 2012-1-21 00:02:44

回复 25# 模拟新手

至于增益问题，我的opamp增益只有40dB左右，但是不知道为什么系统的环路增益就轻松飚到80dB以上，不知道增益都哪来的，如何解决

lauw · 发表于 2012-1-21 14:11:48

check the last stage with different loading conditions.

logitechabxy · 发表于 2023-12-23 15:31:26

mark 学习一下 thx for share

账号		自动登录	找回密码
密码			注册

[求助] LDO设计求助

站长推荐 /1