我用DC综合后仿真不正确，求指点！

oceanwangchao · 发表于 2011-12-22 14:55:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，我写好的RTL代码在ISE中做基于FPGA的post router仿真都是正确的，但是将代码用DC综合后再做仿真得到的结果却不正确，这是什么原因，求解答！

handucheng · 发表于 2011-12-22 15:42:20

你这说的太笼统了吧，具体什么不正确啊

oceanwangchao · 发表于 2011-12-22 16:25:28

回复 2# handucheng
这是一个三线寄存器的接口代码，图片中显示的是基于FPGA的post router仿真结果，分析各个寄存器的内容与sdio的数据是正确的，但是我用dc做完综合后仿真发现，在第一个写周期，ctrl_reg16_o的数据没有被正确写入，即没有把sdio的最后1bit数据没有被载入reg16