在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8310|回复: 11

[求助] delta sigma控制分数PLL的除法器

[复制链接]
发表于 2011-12-18 19:18:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
(首先说明,最近一直在这里发很白痴的帖子,的确很扫大家兴,招来一些鄙夷,我想说的是,我有看过书,并且看了很多书,但是由于我做这个的目的是一个工程项目,所以看书里的内容很有目的性,相关的就看,不想关的就扫过去了,因此忽略了很多知识,却又没有足够时间一页一页去看,所以请大家体谅,I‘ve tried to do my best.....)
我知道在delta-sigma ADC中,会将量化噪声的低频去除,留下高频达到noise shaping目的,可是在delta-sigma控制的分数PLL中,如何通过delta-sigma modulator来将N/N+1 divider的spur移到高频,我一直想不通,请大家指点一下
(解释或者提供相关的论文或者书籍名称都可以,望有人能帮助一下,我一个人闷着头搞的确很郁闷,先谢谢了)
发表于 2011-12-19 03:42:48 | 显示全部楼层
回复 1# narutolili1989


    delta sigma 调制器不会把spur移向高频。它只是把分频器瞬态的分频比(N,N+1)变得不那么有规律,这样VCO控制线上就不会出现由于分频比周期性变化引起周期性的干扰,即不会有spur。但代替周期性干扰的是不规律的扰动,即噪声。所以delta sigma 调制器只是把spur的能量摊到各频率点上(高频的要摊得多一些)变成噪声。但不管怎么改变瞬态分频比的出现规律,它的平均值没变,环路滤波器会把这一平均值信息提取出来用以控制VCO,所以VCO的输出频率会等于这平均值乘以参考频率。
发表于 2011-12-19 09:48:15 | 显示全部楼层
顶楼上,回答精彩!
发表于 2011-12-19 09:56:48 | 显示全部楼层
再顶一个
 楼主| 发表于 2011-12-19 15:23:30 | 显示全部楼层
回复 2# depend135


    太感谢了,原来是这样
发表于 2011-12-19 19:06:19 | 显示全部楼层
各位客官高抬贵手,LZ又不是不肯学,大伙别再说风凉话了!
发表于 2012-4-7 16:52:19 | 显示全部楼层
2楼说出了sigmadelta的精髓
发表于 2012-4-27 14:38:04 | 显示全部楼层
二楼回答的很到位, 也就是说只是把N/N+1分频的规律性打破了, 就不会出现周期性的吞脉冲现象,或者说不会短时间内出现, 也许其他方式的调制也可以实现此目的;但为什么选用sigma-delta, 是不是在于它可以把量化噪声推到高频,而PLL的低通特性可以把此量化噪声过滤掉.
发表于 2012-4-27 21:10:55 | 显示全部楼层
受教了,希望多多讨论
发表于 2012-4-28 00:07:21 | 显示全部楼层
受教了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 19:33 , Processed in 0.035999 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表