delta sigma控制分数PLL的除法器

narutolili1989 · 发表于 2011-12-18 19:18:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

(首先说明，最近一直在这里发很白痴的帖子，的确很扫大家兴，招来一些鄙夷，我想说的是，我有看过书，并且看了很多书，但是由于我做这个的目的是一个工程项目，所以看书里的内容很有目的性，相关的就看，不想关的就扫过去了，因此忽略了很多知识，却又没有足够时间一页一页去看，所以请大家体谅，I‘ve tried to do my best.....)
我知道在delta-sigma ADC中，会将量化噪声的低频去除，留下高频达到noise shaping目的，可是在delta-sigma控制的分数PLL中，如何通过delta-sigma modulator来将N/N+1 divider的spur移到高频，我一直想不通，请大家指点一下
（解释或者提供相关的论文或者书籍名称都可以，望有人能帮助一下，我一个人闷着头搞的确很郁闷，先谢谢了）

depend135 · 发表于 2011-12-19 03:42:48

回复 1# narutolili1989

delta sigma 调制器不会把spur移向高频。它只是把分频器瞬态的分频比(N,N+1)变得不那么有规律，这样VCO控制线上就不会出现由于分频比周期性变化引起周期性的干扰，即不会有spur。但代替周期性干扰的是不规律的扰动，即噪声。所以delta sigma 调制器只是把spur的能量摊到各频率点上（高频的要摊得多一些）变成噪声。但不管怎么改变瞬态分频比的出现规律，它的平均值没变，环路滤波器会把这一平均值信息提取出来用以控制VCO，所以VCO的输出频率会等于这平均值乘以参考频率。