带隙的启动时间

analoging · 发表于 2011-11-21 22:44:18

您需要登录才可以下载或查看，没有账号？注册

x

想问问大家做的带隙的启动时间能做到多小？就是VDD快速的上升供电,到输出稳定的VREF这个时间差，能不能做到10ns级别。若有的话，很想知道用的是什么工艺，什么结构。

jerykot · 发表于 2011-11-21 23:22:26

哈哈，我也想知道
就是电源上电都没法这么快。。。

jamesccp · 发表于 2011-11-22 18:05:34

电源上电都是us甚至ms级别

analoging · 发表于 2011-11-22 19:22:26

本帖最后由 analoging 于 2011-11-22 19:30 编辑

仿真中不是可以快速上电嘛，仿真中可以达到10ns的响应时间吗？
有没有注意过？

wocaishidac · 发表于 2011-11-23 10:01:34

电源pin一般接大电容，上电不可能快。脱离实际去仿真有意义？

zfmdcy · 发表于 2011-11-23 16:41:32

10ns？？这是神马速度啊不太可能的

analoging · 发表于 2011-11-23 23:21:59

芯片先慢慢上电，芯片中的带隙模块的供电是等芯片上电稳定后，产生一个使能信号，再给带隙供电，我想这种情况下，带隙上电是可以做的很快的吧。

semico_ljj · 发表于 2011-11-24 15:18:49

回复 7# analoging
一般来说，上电稳定同时Bandgap也稳定了，你这么强调这个方式有什么意义呢？

semico_ljj · 发表于 2011-11-24 15:19:58

带隙稳定时间可以做到100ns以下，但是再小也就没有实际的意义了

[讨论] 带隙的启动时间