基于FPGA的verilog语言的测量两个方波的时间差

吴雪 · 发表于 2016-4-28 20:09:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

程序怎么写

吴雪 · 发表于 2016-4-28 20:13:53

回复 1# 吴雪哪个大神会呀？求指导，必有重谢

acgoal · 发表于 2016-5-6 22:03:50

回复 1# 吴雪

1. 首先你这个帖子发错地方了，这是资料共享。。。没什么回答问题的人逛这里的。2. 给你一个思路，前提是这个方波频率不太快。这个思路是，拿一个快速时钟（比如100MHz，一个周期10ns），把第一个方波信号当做数据，检测到这个方波的上升沿的时候，开始一个计数器，直到第二个方波的上升沿到来，这个计数器的数值就是两个方波的时间差，计数器工作于快速时钟下。假设第二个方波到来是，计数器的值是200，那么表示两个方波的时间差就是200*10ns=2000ns=2微秒

[求助] 基于FPGA的verilog语言的测量两个方波的时间差

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1