在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2323|回复: 2

[求助] 基于FPGA的verilog语言的测量两个方波的时间差

[复制链接]
发表于 2016-4-28 20:09:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
程序怎么写
 楼主| 发表于 2016-4-28 20:13:53 | 显示全部楼层
回复 1# 吴雪 哪个大神会呀?求指导,必有重谢
发表于 2016-5-6 22:03:50 | 显示全部楼层
回复 1# 吴雪


1. 首先你这个帖子发错地方了,这是资料共享。。。没什么回答问题的人逛这里的。2. 给你一个思路,前提是这个方波频率不太快。这个思路是,拿一个快速时钟(比如100MHz,一个周期10ns),把第一个方波信号当做数据,检测到这个方波的上升沿的时候,开始一个计数器,直到第二个方波的上升沿到来,这个计数器的数值就是两个方波的时间差,计数器工作于快速时钟下。假设第二个方波到来是,计数器的值是200,那么表示两个方波的时间差就是200*10ns=2000ns=2微秒
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:10 , Processed in 0.031615 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表