在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2172|回复: 1

[求助] 关于延时单元的的问题

[复制链接]
发表于 2014-7-7 22:27:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT最近在看一些延时单元的文档,看到2007ISSCC 40 GHz DLL-based clock generator in 90nm CMOS technology,paper上说在给定工艺下,延时结构确定之后,intrinsic delay也就确定了,我想请问一下这里的intrinsic delay是指什么?单个MOS管的RC?延时仿真是不是仿真trans查看输出波形50%幅度处的时间差?有没有比较准确的测试延时的方法,感觉手动标注误差有点大,对延时的线性度有一定的影响。盼高人指教~
发表于 2014-7-8 13:46:05 | 显示全部楼层
haotie ,tongwen
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:51 , Processed in 0.023341 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表