在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2800|回复: 6

[求助] 有关 altera FPGA配置问题

[复制链接]
发表于 2011-11-16 11:48:57 | 显示全部楼层 |阅读模式
150资产
我从同事那里了解到 xilinx FPGA的配置比特流 开始 有“引导码”或“同步字”(即在引导码相同时,才开始接受比特流,否则报错),最后也有几十bit固定比较位(即最后比较相等是,才表示正确接受比特流,并结束)。
我想问一下  altera FPGA 开始和最后也都有呢?   我不确定 最后的bit是否有?

发表于 2011-11-16 17:50:48 | 显示全部楼层
altera的也有把,不过我没有找到相应的资料
发表于 2011-11-16 17:51:48 | 显示全部楼层
但是有个问题是 我用EP3C5的程序生成的文件 竟然可以下载到3P3C10芯片上面
 楼主| 发表于 2011-11-17 09:16:05 | 显示全部楼层
回复 3# shiyinjita

可能这两块的芯片的 同步字 相同  比特流大小也相同      XILINX FPGA的所有同步字都相同  但是就不知道altera的了  也找不到相关资料  资料太少了
 楼主| 发表于 2011-11-18 10:02:36 | 显示全部楼层
我自己解决了  !!  谢谢
发表于 2011-11-20 13:10:05 | 显示全部楼层
那答案是什么?谢谢
 楼主| 发表于 2011-11-20 15:42:41 | 显示全部楼层
回复 6# mayberain


    开始都有 同步字啊    最后没有   直接是计数器就行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:53 , Processed in 0.018319 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表