pin和label的关系?

敏兹

我对这两个东西现在都没搞懂
我画好版图后，用ctrl+p使用pn层加上pin,结果lvs出错，找不到pin
然后使用metal层加label,结果还是找不到pin
最后用pn层加label，这才找到了

在版图中除了对模块做lvs以外，pin和label究竟有何意义啊，两个究竟有啥区别，是不是都用像text层一样标示器件、端口用的，只是text不能做lvs。

另外对一个模块做lvs,去外部相连的那些线究竟画到多少为止？是画成最终版图那么长，这样在顶层添加这个模块时就不用在里面画什么线，还是随便画点起到一个引出线的作用？

求大侠赐教！

terry8876

pin和label我也搞不懂它们的具体差别，不过对你最后一个问题，就是画好一个模块后，一般是将端口引出来，引到模块外，但不一定要很长，因为最后总版图布局布线时可能会有调整或微调，所以你只需引出到模块外即可，让人家容易找到就好~

cdlj85

用Pn层标pin的话，要layer跟pn层相对应做LVS时才能被找到，要是layer跟pn层不相对应，肯定是找不到的咯

question23

回复 1# 敏兹


    你使用的LVS工具？看起来是Assura？

敏兹

多谢ls各位解答，我用的是calibre2006

要layer跟pn层相对应做LVS时才能被找到

这个是指工艺本身提供，还是我加pin的时候自己选层？

question23

回复 5# 敏兹


    解释一下pin与label的关系。pin是一个cadence内部数据，标示了层次之间的逻辑连接，并且有其对应的物理位置信息。label仅仅是逻辑概念，为对应的金属连线加入一个线网名称。

你使用calibre做lvs，而calibre输入为GDS，GDS中是没有pin这样的定义的，只有label。所以在做lvs的时候必须加入label。

至于label使用的层，这个不一定，需要看lvs rule中如何定义。并不是使用什么层做pin就必须使用一样的层做label。一般来说text层可以对应全部金属层，而金属层做的label需要lvs rule中指定对应关系才可以。

敏兹

回复 6# question23


    听你解释明白了一些，我原先以为layout中的pin就像schematic中的pin一样，定义了与模块外部的连接处，而label则像schematic中的net label一样，定义了模块内部的连线关系。
那我看别人在layout中同一个地方又画pin又画label是啥意思？
如果用calibre中lvs,画在layout中的pin他作何用？只是相当于text说明？
并且加pin有多种方式，我记得其中一个是sym pin，还要让你选用M1_T,...Mx_T的什么东西，而另一种shape的pin，却没这个选择，你只有从LSW中选，这些又有啥区别啊？唉，纠结，user guide里面貌似又没讲清楚

question23

回复 7# 敏兹


    pin定义物理与逻辑关系，label只有逻辑。只有在virtuoso环境内才能识别pin，所以我们在做版图时候既要画pin也要写label。这是为了保证我们使用其他工具如calibre时候可以识别端口。如果你只用calibre做lvs，那text是必须的，pin没有作用。

symbolic pin与shape pin在文档中有说明，你自己试试看就知道了。我建议你用shape pin,忘记sym pin，那个比较麻烦。

hujiangtao007

一般来说pin只在标准单元版图中使用比较广泛，用来规划CELL外部连线连接CELL pin上时的格点范围。而一般在模拟版图中只需要用metal text 标明Pin。

question23

回复 9# hujiangtao007


    这个说法有点片面。过去数字后端设计基于连接关系，而模拟后端基本全部手工，所以数字的cell更看重pin的位置。现在，几乎所有的模拟后端工具都支持连接关系驱动的设计流程，所以模拟电路中pin的设定还是很重要的。