后端面试--每日一题（059）

victordion

额，觉得2楼有道理

X6J6P6

PBA, 明白啥意思了，谢谢，学习了~~~~

lz1920

回复 9# 陈涛


    我说的那段,不叫PBA吧.如果是PBA,在clk到gate的input transition一样的情况下,clk->load-A和clk->load-B的delay就应该是一样的啊，当然不能考虑SI的影响.

陈涛

你以前说的不是PBA，所以我说与OCV关系不大
你现在说的PBA，正好与PT的解释相反！

jun_dahai

回复 6# 陈涛


    因为.lib里面这个定义，是在其他input pins电平固定不变的前提下，得到的延迟信息。
    如果是想得到当前信号的延迟信息，应该是在当前信号电平固定不变的情况下，由其他input pins最大的延迟信息决定其延迟

xyshadow

回复 6# 陈涛
从电气特性角度来讲，delay肯定是不一样的，这就不需要讨论了。从PT timing角度，如果你time from CK to load-A or from CK to load-B, turn off coupling(xtalk)，我感觉没有差别，但是如果你要只是time to load-A VS to load-B，那肯定不一样，而这个差别就取决于cntl-A和cntl-B了。PBA只是对同一个node的slew和delay而言的，而不会用一个AND门两个input node的最坏slew去同时代表两个input node的slew，这个问题不涉及timing window,PBA基本可以忽略。

wagewage2

认为ctrl-A, ctrl-B会影响load-A,load-B的transition, 但不会影响CLK的delay。

等详解。

dianyubaobei

如果是single corner+2个输入pin不同时跳转的话，clk2load的延迟肯定是一样的。实际上也是一样的，因为clk2out要有效，必须ctrl为1，要不clk传送不到out，所以肯定clk2load的延迟只存在于ctrl为1的情况下，为什么2个门的情况一摸一样为啥延迟不是一样的？
另外请教为什么在single corener, 2输入pin不同时跳转的情况下ctrl-A和ctrl-B的transition不同会影响clk2load的延迟？最好门级结构说明一下。非常感谢。

papertiger

这个看.lib 的支持吧。如果lib里面只有A-Y信息，与B高低无关，那就没区别了。
反正是TLU 方式，看TLU如何定义。

maplefloat

一样的，因为两个en 信号必定满足clock gating check.所以两个信号在clk变化的时候必定是1或者是0的stable信号。
所以clk -->load(x)的delay和两个定值无关。