后端面试--每日一题（037）

陈涛

In building the timing constraints, do you need to constrain all IO ports? Can a single port have multi-clocked? How do you set delays for such ports? Can a clock port have multi-clock definition? How do you create clock for this port?
写时序约束时，是否需要对所有的IO端口加约束？一个信号端口是否可以被多个时钟约束？应该如何对这种端口设置delay？一个时钟端口是否可以定义多个时钟？应该如何定义这些时钟？

难度：2

papertiger

1,一般都constrain 了所有IO。
2，肯定可以被多时钟约束，因为scan 什么的。
3，后面的好像要去查具体命令了。

abc2403

CLOCK ports 不需要加
可以，set_input_delay -add_delay
可以，create_clock -add

abc2403

CLOCK ports 不需要加
可以，set_input_delay -add_delay
可以，create_clock -add

sznbman

支持3楼的看法

陈涛

3楼正确

zzczx

clk port也不叫不加约束吧？ 需要拿来定义时钟周期，latency，trans等

lps_2421771

一个信号端口是否可以被多个时钟约束？

好像不能，后面的会覆盖前面的相同端口的约束吧

1359784773

回复 8# lps_2421771


再设置端口约束中   加 -clock 就可以了

smartyaya

回复 9# 1359784773


   会把前面的overwrite掉。