在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5493|回复: 11

[原创] ASIC设计怎么能够绕过FPGA阶段讨论

[复制链接]
发表于 2011-6-6 12:19:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 alexander21th 于 2011-6-6 12:48 编辑

现在多数公司在做ASIC的时候,都会首先做FPGA版本,这样就会要求提高时序才能保证做FPGA测试的时候不会出现问题。这就会带来一定的问题,时序提高是以面积来换得,同时做ASIC之前先做FPGA也会花掉大量的人力在FPGA上面。
      能不能有一种方法在做ASIC就不需要做FPGA了?个人认为这想要将后网表提出来仿真,那么后网表中有太多的参数,仿真起来会也会浪费相当长的时间。
      想请问各位有没有什么方法来高效地做ASIC设计?欢迎大家来说说自己的看法。
发表于 2011-6-6 13:20:10 | 显示全部楼层
仿真不更浪费时间吗?仿真在覆盖率上能跟fpga比吗
 楼主| 发表于 2011-6-6 19:46:40 | 显示全部楼层
据我所知,有的公司是绕过FPGA阶段。
发表于 2011-6-6 22:04:44 | 显示全部楼层
使用FPGA的目的是什么呢?
不使用的目的又是什么呢?
FPGA测试出问题是因为时序不满足,除了调整代码,还有其他办法吗?
发表于 2011-6-7 10:14:36 | 显示全部楼层
本帖最后由 warmheard 于 2011-6-7 10:16 编辑

FPGA 是无法测试时序问题的,ASIC有自己的后端,可以修各种violation, 而FPGA没有这个功能。
FPGA主要测试的内容应该是系统层的问题,比如各个模块的通信是否正常,需要的功能是否能完成,还有就是有的ASIC包含标准的接口,可能需要软件支持,这样用FPGA实现就可以提前吧软件做好并调试好。

ASIC与FPGA有比较多的区别,比如门控时钟,时钟树,ASIC有自己的标准单元库等等,这些问题FPGA都无法保精确模拟,所以一般来说,ASIC设计可能达到上百兆,而FPGA只需要用十几兆或几十兆的时钟来模拟就够了
发表于 2011-6-7 10:22:32 | 显示全部楼层
个人觉得,如果想绕过FPGA阶段是需要有一套完善的方法学理论支持才行,否则没人能敢保证直接绕过FPGA的ASIC验证是完备的。后仿投入的时间比FPGA要多的多,直接依靠后仿更不靠谱。
有些片子逻辑非常简单,也许可以绕过FPGA,但我觉得那也不保准
发表于 2011-6-7 14:24:18 | 显示全部楼层
用FPGA的好處, 就是軟件開發部門可以拿著FPGA去做各種corner condition的測試, 包含Functionality和Reliability.

有些程式寫好之後玩個十次二十次測試還沒問題, 連續執行個一兩天甚麼問題都出來了, 這些都不是仿真可以測到的
发表于 2011-6-7 19:16:53 | 显示全部楼层
SOC的FPGA验证怎么做,在FPGA验证中一些IP和模拟模块该怎么处理呢
发表于 2011-6-8 10:22:15 | 显示全部楼层




    在FPGA验证阶段原则上要求完全使用相同的代码,力求保证验证一致性,最好不能使用FPGA内部的IP替代ASIC模块。
发表于 2011-6-9 13:36:53 | 显示全部楼层
在FPGA上验证是为了减少浪费,现在一个IC的流片成本多高啊。
哈哈,LZ有这个想法,出钱的老板比较喜欢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:12 , Processed in 0.038101 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表