异步时钟的问题

asyou · 发表于 2011-4-22 15:07:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用27M的时钟产生一个大约50HZ的方波，我再用50M的时钟去采这个方波，结果发现采出来的方波在高电平或是在低电平处偶尔会出现一个周期(50M)的相反电平。不知道是什么问题导致了这些小毛刺？

acgoal · 发表于 2011-4-22 19:20:09

回复 1# asyou

应该是时钟之间相位偏移产生的毛刺吧。具体情况要看你RTL代码来分析的。

magicyang_223 · 发表于 2011-4-22 20:34:43

不如来个代码和图看看

nju044 · 发表于 2011-4-22 22:22:11

做仿真啊，然后看波形。RTL对了，看GL。然后再插问题

asyou · 发表于 2011-4-25 10:17:31

我50HZ的方波频率比50MHZ的采样频率低了1百万倍啊！

glenchan · 发表于 2011-4-25 11:02:08

这个应该是很靠谱，很可靠的可以实现的东西的，问题应该在RTL上吧！

jackertja · 发表于 2011-4-25 11:14:40

是在高电平或低电平中间有毛刺，还是在0-1跳变的时候有毛刺？

前者是逻辑问题，后者是异步时钟毛刺。

dlb05061131 · 发表于 2011-4-25 11:20:59

是在高电平或低电平中间有毛刺，还是在0-1跳变的时候有毛刺？

前者是逻辑问题，后者是异步时钟毛刺。
jackertja 发表于 2011-4-25 11:14

登录/注册后可看大图

同意jackertja的观点。楼主要不把rtl贴出来看一看。

asyou · 发表于 2011-4-25 15:57:03

是在高电平或低电平中间有毛刺，我的是一个比较大的工程的部分功能，我直接用SignalTap去抓那个50HZ的方波也会出现毛刺，逻辑很简单，就是计数，前一半置为低电平，后一半置为高电平。我暂时加了两个触发器，判断前后两个同时为高输出为1，同时为低输出为0，其余时候保持不变，以此来规避这些毛刺。谢谢各位了！

因为分属不同的层次模块，搞了几下，不好搞下来！

jackertja · 发表于 2011-4-25 16:33:21

难道50HZ是组合逻辑输出？

[讨论] 异步时钟的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1