请问cadence icfb集成环境中怎么用verilog-a?

chenzf06 · 发表于 2009-12-6 18:35:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

不知道怎么编译verilog-a模块，还有怎么用spectre来仿真。求救啊~~

amodaman · 发表于 2009-12-6 23:54:11

Verilog-A不用编译的，Spectre本身就可以读Veriog-A，它是网表的一部分。

lixuno1 · 发表于 2009-12-27 10:54:00

谢谢 1# chenzf06

cherry99 · 发表于 2010-3-17 11:12:34

用spectre怎样调用verilog a写的程序，可以讲得详细点吗？
谢谢！

lovelixian · 发表于 2010-4-15 17:29:02

在symbol view 下建立一个veriloga的文件

xbbx8517 · 发表于 2010-7-1 20:35:06

我也有同样的问题，学习下，就是symbol view下如何建立啊verilog A文件啊

juying07092 · 发表于 2010-9-18 16:10:48

？？希望高手详解

macaren · 发表于 2010-11-24 14:03:42

首先建立一个cell,这个cell只不过是用verilog-a写的，一般我们用的是晶体管搭建的，仅此区别而已。剩下的一模一样，

moshangcaoxun · 发表于 2010-11-24 19:38:04

1、建立cell(vco为例)时需要选择采用哪种方式实现，通常都选择schematic，此时选择veriloga-editor；
2、完成1后会出现一个vi编辑窗口，如果熟悉vi则可以直接编辑cell，否则可以用其他编辑器编辑好cell后直接替换，保存时会提示是否需要建symbol，需要则按提示操作；
3、建立一个相应vco_test cell来对vco进行仿真，,此时选择schematic，然后调用前面的vco symbol，把端口和连线搞定即可
4、打开vco_test，点击左上角的analog enviroment 会出来一个参数设置窗口进行参数设置，具体就不详细描述；

chengda637 · 发表于 2011-7-2 14:49:25

ls回答的很详细啊谢谢~

请问cadence icfb集成环境中怎么用verilog-a?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2